JPS6219049B2 - - Google Patents
Info
- Publication number
- JPS6219049B2 JPS6219049B2 JP57004035A JP403582A JPS6219049B2 JP S6219049 B2 JPS6219049 B2 JP S6219049B2 JP 57004035 A JP57004035 A JP 57004035A JP 403582 A JP403582 A JP 403582A JP S6219049 B2 JPS6219049 B2 JP S6219049B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- width
- resist
- exposure
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
発明の技術分野
この発明は、ICやLSI等の半導体素子の製造方
法に関し、さらに詳しくは微細加工を行うフオト
リソグラフイ（光蝕刻法）の工程に関するもので
ある。
法に関し、さらに詳しくは微細加工を行うフオト
リソグラフイ（光蝕刻法）の工程に関するもので
ある。
発明の技術的背景
最近のフオトリソグラフイは、素子の集積度向
上のためにパターンの微細化が進み、解像度や寸
法精度が重要視されるにつれて、使用されるフオ
トレジストはネガ型からポジ型に移行し、露光装
置はコンタクト方式や１：１プロジエクシヨン方
式に加えてステツプアンドリピート方式が注目さ
れるようになつた。
上のためにパターンの微細化が進み、解像度や寸
法精度が重要視されるにつれて、使用されるフオ
トレジストはネガ型からポジ型に移行し、露光装
置はコンタクト方式や１：１プロジエクシヨン方
式に加えてステツプアンドリピート方式が注目さ
れるようになつた。
また現像装置は、デイツプ方式とスプレー方式
に大別されるが、デイツプ方式はウエハ面内及び
ウエハ間の現像むらやレジスト残り等の不良が発
生しやすく、また自動化し難いという欠点がある
ので、スプレー方式の自動化装置が使用される場
合が多いようである。
に大別されるが、デイツプ方式はウエハ面内及び
ウエハ間の現像むらやレジスト残り等の不良が発
生しやすく、また自動化し難いという欠点がある
ので、スプレー方式の自動化装置が使用される場
合が多いようである。
背景技術の問題点
しかしながら、スプレー方式の現像の場合に
は、ウエハの中央部と周縁部とでレジストパター
ンの幅寸法が異なるという問題がある。すなわ
ち、ポジ型レジストの場合周縁部に比べて中央部
のレジストパターンの幅寸法は、残しパターンの
幅寸法が小さくなり、穴あけパターンの幅寸法が
大きくなる。
は、ウエハの中央部と周縁部とでレジストパター
ンの幅寸法が異なるという問題がある。すなわ
ち、ポジ型レジストの場合周縁部に比べて中央部
のレジストパターンの幅寸法は、残しパターンの
幅寸法が小さくなり、穴あけパターンの幅寸法が
大きくなる。
この問題は次の(i)(ii)の現像と密接な関係がある
と考えられている。
と考えられている。
(i) スプレー方式では、一般にウエハを回転させ
ながら現像液を散布しているのでウエハ中央部
が周縁部に比べてより多くの現像液当り、中央
部の現像速度が速くなること。
ながら現像液を散布しているのでウエハ中央部
が周縁部に比べてより多くの現像液当り、中央
部の現像速度が速くなること。
(ii) 現像液温を一定に保つために室温より高くす
ることが多いが、この場合周縁部では中央部に
比べて温度が下がり易く、周縁部の現像速度が
遅くなること。
ることが多いが、この場合周縁部では中央部に
比べて温度が下がり易く、周縁部の現像速度が
遅くなること。
このように現像速度が異なつて幅寸法がばらつ
くということは、特に微細なパターンの場合、素
子の歩留り低下の大きな原因となる。なかんづ
く、ポバ型レジストはネガ型レジストより現像速
度が現像条件によつて影響を受けやすいので、ポ
ジ型レジストを使用した場合特に大きな問題とな
つている。
くということは、特に微細なパターンの場合、素
子の歩留り低下の大きな原因となる。なかんづ
く、ポバ型レジストはネガ型レジストより現像速
度が現像条件によつて影響を受けやすいので、ポ
ジ型レジストを使用した場合特に大きな問題とな
つている。
第１図は従来の製造方法（すなわちポジ型レジ
スト塗布後、ウエハ全面を同一露光時間で露光し
たものを、スプレー方式で現像する方法）によつ
て得られたパターン幅寸法（約２μｍ）の変動を
示す図である。同図において横軸はウエハ中心か
ら距離ｄ（mm）を、縦軸はレジストパターンの幅
寸法ｔ（μｍ）を表わす。この図から、従来の製
造方法によると、中央部は相対的に現像速度が速
く、一方周縁部は相対的に現像速度が遅く、レジ
ストパターンの幅寸法がばらつくことがわかる。
スト塗布後、ウエハ全面を同一露光時間で露光し
たものを、スプレー方式で現像する方法）によつ
て得られたパターン幅寸法（約２μｍ）の変動を
示す図である。同図において横軸はウエハ中心か
ら距離ｄ（mm）を、縦軸はレジストパターンの幅
寸法ｔ（μｍ）を表わす。この図から、従来の製
造方法によると、中央部は相対的に現像速度が速
く、一方周縁部は相対的に現像速度が遅く、レジ
ストパターンの幅寸法がばらつくことがわかる。
発明の目的
この発明の目的は、スプレー方式（シヤワー方
式を含む）の現像において形成されるレジストパ
ターンの幅寸法のばらつきを解消する新規な半導
体素子の製造方法を提供することにある。
式を含む）の現像において形成されるレジストパ
ターンの幅寸法のばらつきを解消する新規な半導
体素子の製造方法を提供することにある。
発明の概要
この発明の半導体素子の製造方法は、レジスト
パターンの幅寸法が露光時間増減によつて変化す
ることに着目してなされたものである。即ちレジ
スト塗布工程において被塗布面にほぼ均一に塗布
されたフオトレジスト膜がスプレー又はシヤワー
方式の現像工程によつてレジストパターンに形成
されるが、そのレジストパターンの幅寸法のばら
つきを、露光工程において被塗布面の周縁部から
中央部に向かつて徐々に露光時間を変えたステツ
プアンドリピート露光を行うことにより補償し
て、そのばらつきを解消しようとするものであ
る。
パターンの幅寸法が露光時間増減によつて変化す
ることに着目してなされたものである。即ちレジ
スト塗布工程において被塗布面にほぼ均一に塗布
されたフオトレジスト膜がスプレー又はシヤワー
方式の現像工程によつてレジストパターンに形成
されるが、そのレジストパターンの幅寸法のばら
つきを、露光工程において被塗布面の周縁部から
中央部に向かつて徐々に露光時間を変えたステツ
プアンドリピート露光を行うことにより補償し
て、そのばらつきを解消しようとするものであ
る。
レジストパターンの幅寸法と露光時間との関係
はレジストの種類材質によつて異なる。例えばポ
ジ型レジストの場合、第２図のグラフ〔横軸は露
光時間Ｔ（sec）、縦軸はレジストパターンの幅寸
法ｔ（μｍ）を表わす〕に示すように、露光時間
が長くなるにつれてレジストパターンの幅寸法は
減少するので、この事実を利用して現像によつて
レジストパターンの幅寸法が小となるウエハ中央
部については露光時間を少なくし、レジストパタ
ーンの幅寸法が大となるウエハ周縁部については
露光時間を多くするようにすれば、ウエハ全面に
わたつてレジストパターンの幅寸法を一定にする
ことができる。ネガ型レジストの場合にはこの逆
にすればよい。
はレジストの種類材質によつて異なる。例えばポ
ジ型レジストの場合、第２図のグラフ〔横軸は露
光時間Ｔ（sec）、縦軸はレジストパターンの幅寸
法ｔ（μｍ）を表わす〕に示すように、露光時間
が長くなるにつれてレジストパターンの幅寸法は
減少するので、この事実を利用して現像によつて
レジストパターンの幅寸法が小となるウエハ中央
部については露光時間を少なくし、レジストパタ
ーンの幅寸法が大となるウエハ周縁部については
露光時間を多くするようにすれば、ウエハ全面に
わたつてレジストパターンの幅寸法を一定にする
ことができる。ネガ型レジストの場合にはこの逆
にすればよい。
ところで、ステツプアンドリピート方式の露光
は、被露光面を、縮少投影された露光面積で分割
し、繰返し露光の機構を持たせるものであるが、
従来は解像力を高め、欠陥数を減少させ、位置合
せや焦点補正をして精度を向上させるように使わ
れていただけであつて、この発明のようにステツ
プ毎に露光時間を変えてレジストパターンの幅寸
法のばらつきをなくすように使用されたことはな
かつた。
は、被露光面を、縮少投影された露光面積で分割
し、繰返し露光の機構を持たせるものであるが、
従来は解像力を高め、欠陥数を減少させ、位置合
せや焦点補正をして精度を向上させるように使わ
れていただけであつて、この発明のようにステツ
プ毎に露光時間を変えてレジストパターンの幅寸
法のばらつきをなくすように使用されたことはな
かつた。
この発明においては、フオトレジストを被塗布
面にほぼ均一に塗布する。塗布膜厚の変動により
レジストパターンの幅寸法の変動が招来される
が、この原因によるレジストパターンの幅寸法の
ばらつきも通常ウエハを回転させて塗布するので
ウエハ周縁部から中央部に向かつて徐々に発生し
ているから、この発明によつて補償される。
面にほぼ均一に塗布する。塗布膜厚の変動により
レジストパターンの幅寸法の変動が招来される
が、この原因によるレジストパターンの幅寸法の
ばらつきも通常ウエハを回転させて塗布するので
ウエハ周縁部から中央部に向かつて徐々に発生し
ているから、この発明によつて補償される。
この発明における現像工程は、スプレー又はシ
ヤワー方式による。これらの方式の特徴はスピン
ナーにより被現像体が回転することにあり、この
特徴をもつ方式がスピン方式と呼ぶ。通常スプレ
ー方式とは、N2ガスなどによつて現像液が霧吹
され、またシヤワー方式はN2ガスなどで加圧さ
れることによつて現像液がノズルから噴出し、被
現像体に吹き付けられる。
ヤワー方式による。これらの方式の特徴はスピン
ナーにより被現像体が回転することにあり、この
特徴をもつ方式がスピン方式と呼ぶ。通常スプレ
ー方式とは、N2ガスなどによつて現像液が霧吹
され、またシヤワー方式はN2ガスなどで加圧さ
れることによつて現像液がノズルから噴出し、被
現像体に吹き付けられる。
また、半導体素子製造におけるフオトリソグラ
フイとは、光蝕刻法が適用される工程を意味し、
半導体ウエハ上に適用される場合以外にも、マス
クブランク上に適用される場合などを含むものと
解されなければならない。
フイとは、光蝕刻法が適用される工程を意味し、
半導体ウエハ上に適用される場合以外にも、マス
クブランク上に適用される場合などを含むものと
解されなければならない。
次にこの発明の一実施例とその具体的な効果に
ついて説明する。
ついて説明する。
発明の実施例
厚さ4000Åの酸化膜を有する直径100mmのシリ
コンウエハに1.5μｍの厚さでポジ型フオトレジ
ストを塗布したのち、90℃・10分間のプリベーキ
ングを行つた。次に露光工程では10mm×10mmのス
テツプピツチでウエハ中央部のチツプに対しては
0.2秒の露光時間で、またウエハ周縁部のチツプ
に対しては0.4秒の露光時間となるようにウエハ
周縁部からウエハ中央部に向かうにつれて徐々に
露光時間を減少させつつ縮少投影型露光装置でス
テツプアンドリピート式に露光を行つた。そして
露光後のウエハをスプレー方式により現像をした
後、該レジストパターンの幅寸法の分布を測定し
たところ、ウエハ中心部と周縁部の幅寸法の差は
わずか0.06μｍ以下であつた。また、同一のテス
トを統計的に信頼性のある大きさの母集団につき
行つた幅寸法測定値を、従来方法（すなわち全面
同一露光時間のステツプアンドリピート方式）に
よる幅寸法測定値と比較したところ、標準偏差が
従来法の場合0.10μｍであるのに対して、この発
明の方法の場合0.03μｍであり、レジストパター
ンの幅寸法のばらつきは大幅に減少していた。
コンウエハに1.5μｍの厚さでポジ型フオトレジ
ストを塗布したのち、90℃・10分間のプリベーキ
ングを行つた。次に露光工程では10mm×10mmのス
テツプピツチでウエハ中央部のチツプに対しては
0.2秒の露光時間で、またウエハ周縁部のチツプ
に対しては0.4秒の露光時間となるようにウエハ
周縁部からウエハ中央部に向かうにつれて徐々に
露光時間を減少させつつ縮少投影型露光装置でス
テツプアンドリピート式に露光を行つた。そして
露光後のウエハをスプレー方式により現像をした
後、該レジストパターンの幅寸法の分布を測定し
たところ、ウエハ中心部と周縁部の幅寸法の差は
わずか0.06μｍ以下であつた。また、同一のテス
トを統計的に信頼性のある大きさの母集団につき
行つた幅寸法測定値を、従来方法（すなわち全面
同一露光時間のステツプアンドリピート方式）に
よる幅寸法測定値と比較したところ、標準偏差が
従来法の場合0.10μｍであるのに対して、この発
明の方法の場合0.03μｍであり、レジストパター
ンの幅寸法のばらつきは大幅に減少していた。
発明の効果
以上のように、この発明によれば、ウエハ全面
にわたつて均一なパターン寸法が得られ、その結
果チツプ歩留りを改善させることができる新規な
半導体素子の製造方法が提供される。またこの発
明によれば、現像装置やレジスト塗膜装置などの
根本的改良を必要としないうえ、現に使用されて
いる縮少型投影露光装置を使用できるので、改善
効果の大きな割りには改善投資額が不要であり、
従つて大きな費用対比効果が得られる。
にわたつて均一なパターン寸法が得られ、その結
果チツプ歩留りを改善させることができる新規な
半導体素子の製造方法が提供される。またこの発
明によれば、現像装置やレジスト塗膜装置などの
根本的改良を必要としないうえ、現に使用されて
いる縮少型投影露光装置を使用できるので、改善
効果の大きな割りには改善投資額が不要であり、
従つて大きな費用対比効果が得られる。
第１図は従来の製造方法によつて得られるウエ
ハ上のレジストパターン幅寸法の分布を示す図、
第２図はこの発明の基礎となる事実を示した図で
ある。
ハ上のレジストパターン幅寸法の分布を示す図、
第２図はこの発明の基礎となる事実を示した図で
ある。
Claims (1)
- １ 半導体素子製造におけるフオトリソグラフイ
にあたり、レジスト塗布工程においてはフオトレ
ジストを被塗布面に塗布し、露光現像工程におい
ては被塗布面の周縁部から中央部に向かうステツ
プ毎に増加もしくは減少の一方向に露光時間を変
化させてステツプアンドリピート露光を行つた
後、スピン方式の現像を行うことを特徴とする半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57004035A JPS58122726A (ja) | 1982-01-16 | 1982-01-16 | レジスト寸法の精密制御による半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57004035A JPS58122726A (ja) | 1982-01-16 | 1982-01-16 | レジスト寸法の精密制御による半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58122726A JPS58122726A (ja) | 1983-07-21 |
| JPS6219049B2 true JPS6219049B2 (ja) | 1987-04-25 |
Family
ID=11573701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57004035A Granted JPS58122726A (ja) | 1982-01-16 | 1982-01-16 | レジスト寸法の精密制御による半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122726A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01159559U (ja) * | 1988-04-23 | 1989-11-06 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943550A (en) * | 1996-03-29 | 1999-08-24 | Advanced Micro Devices, Inc. | Method of processing a semiconductor wafer for controlling drive current |
-
1982
- 1982-01-16 JP JP57004035A patent/JPS58122726A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01159559U (ja) * | 1988-04-23 | 1989-11-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58122726A (ja) | 1983-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919004B2 (ja) | パターン形成方法 | |
| US4738910A (en) | Method of applying a resist | |
| JPS6219049B2 (ja) | ||
| JP2616091B2 (ja) | 半導体装置の製造方法 | |
| JPH04282820A (ja) | パタン形成方法 | |
| JPH11194506A (ja) | パターン形成方法 | |
| KR100366615B1 (ko) | 케미컬 공급노즐을 구비한 스피너장비, 이를 이용한 패턴형성방법 및 식각 방법 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| CN112255884B (zh) | 一种光刻图形的制造方法与制造系统 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JP2586383B2 (ja) | 反射および干渉防止樹脂膜の形成方法 | |
| KR0156106B1 (ko) | 금속배선 공정에서의 패턴 형성방법 | |
| JPH06140297A (ja) | レジスト塗布方法 | |
| JPH0864494A (ja) | レジストパターン形成方法とその装置 | |
| JPS631315Y2 (ja) | ||
| CN106919015A (zh) | 一种半导体器件制作光刻对准方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH0141246B2 (ja) | ||
| JPS61198630A (ja) | レジストパタ−ン形成方法 | |
| JPH0263049A (ja) | マスクパターンを有する基板及びその製造方法 | |
| JPH0244138B2 (ja) | ||
| JPS60126651A (ja) | レジスト現像方法 | |
| JPS5852639A (ja) | レジストパタ−ン形成方法 | |
| JPS6074521A (ja) | パタ−ン形成方法 |