JPS62196694A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS62196694A JPS62196694A JP61039420A JP3942086A JPS62196694A JP S62196694 A JPS62196694 A JP S62196694A JP 61039420 A JP61039420 A JP 61039420A JP 3942086 A JP3942086 A JP 3942086A JP S62196694 A JPS62196694 A JP S62196694A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- address
- memory
- character pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title 1
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ビット境界矩形領域メモリ転送機能回路（以
下ｒＢＩＴ−ＢＬＴ回路」と称する。）等の転送回路を
用いて文字フォント（一定字体）等の文字パターンデー
タを転送するデータ転送方式に関する。
下ｒＢＩＴ−ＢＬＴ回路」と称する。）等の転送回路を
用いて文字フォント（一定字体）等の文字パターンデー
タを転送するデータ転送方式に関する。
［従来の技術］
従来、この種のＢＩＴ−ＢＬＴ回路等の転送回路を有す
るシステムにあっては、転送回路に直接に、キャラクタ
・ジェネレータ（ＣＧ）等の文字パターンデータが記憶
されたＣＧメモリ等の記憶回路が接続された構成となっ
ている。したがって、転送回路が転送する矩形領域と記
憶回路に転送する領域とは１対ｌで対応するものとなっ
ていた。
るシステムにあっては、転送回路に直接に、キャラクタ
・ジェネレータ（ＣＧ）等の文字パターンデータが記憶
されたＣＧメモリ等の記憶回路が接続された構成となっ
ている。したがって、転送回路が転送する矩形領域と記
憶回路に転送する領域とは１対ｌで対応するものとなっ
ていた。
［解決すべき問題点］
上述した従来の方式では、転送回路と記憶回路とが同じ
大きさのメモリ領域のみでアクセス可能な構成であるた
め、記憶回路の文字パターンデータが第２図に示すボデ
ィフェイス（文字部分のみのデータ）３で構成されてい
る場合には、レターフェイス（文字の外枠を含んだデー
タ）２での転送は不可能である。
大きさのメモリ領域のみでアクセス可能な構成であるた
め、記憶回路の文字パターンデータが第２図に示すボデ
ィフェイス（文字部分のみのデータ）３で構成されてい
る場合には、レターフェイス（文字の外枠を含んだデー
タ）２での転送は不可能である。
また、レターフェイスでの転送を行なう場合には、外枠
部分の余白データまで含んだ文字パターンデータを構成
せざるを得す、記憶回路としてはきわめて大容量のもの
を必要とし、経済的ではなかった。
部分の余白データまで含んだ文字パターンデータを構成
せざるを得す、記憶回路としてはきわめて大容量のもの
を必要とし、経済的ではなかった。
本発明は上述した問題点にかんがみてなされたもので、
転送回路と記憶回路とが同じ大きさのメモリ領域のみの
アクセス可能なものを用いて、記憶回路に記憶された文
字パターンデータよりも大きなデータを転送することが
できるデータ転送方式の提供を目的とする。
転送回路と記憶回路とが同じ大きさのメモリ領域のみの
アクセス可能なものを用いて、記憶回路に記憶された文
字パターンデータよりも大きなデータを転送することが
できるデータ転送方式の提供を目的とする。
［問題点の解決手段］
上記目的を達成するため本発明は、所定の矩形記憶領域
のデータが転送可能な転送回路と、予め文字パターンデ
ータが記憶された記憶回路と、外部から与えられた転送
指令により上記記憶回路から上記文字パターンデータを
呼び出し、当該文字パターンデータをそのアドレスにも
とづき上記所定の矩形記憶領域に対応した大きさの拡張
文字パターンデータに生成する拡張手段とを有し、上記
拡張文字パターンデータを上記転送回路を介して外部に
転送する構成としである。
のデータが転送可能な転送回路と、予め文字パターンデ
ータが記憶された記憶回路と、外部から与えられた転送
指令により上記記憶回路から上記文字パターンデータを
呼び出し、当該文字パターンデータをそのアドレスにも
とづき上記所定の矩形記憶領域に対応した大きさの拡張
文字パターンデータに生成する拡張手段とを有し、上記
拡張文字パターンデータを上記転送回路を介して外部に
転送する構成としである。
［実施例］
以下、本発明の一実施例を図面を参照して説明する。
第１図は本実施例に係る方式のブロック図。
第２図は同実施例に係る文字パターンデータを示す模式
図である。
図である。
第１図において、４は転送回路としてのＢＩＴ−ＢＬＴ
回路、５はＢＩＴ−ＢＬＴ回路４から送出されたデータ
を受ける拡張メモリ、６はアドレス変換部、７はアドレ
ス判定部、８はデータセレクタ部、９はブランクデータ
送出部であり、これらアドレス変換部６．アドレス判定
部７．データセレクタ部８およびブランクデータ送出部
９は拡張手段としてアドレス拡張部を構成し°ている。
回路、５はＢＩＴ−ＢＬＴ回路４から送出されたデータ
を受ける拡張メモリ、６はアドレス変換部、７はアドレ
ス判定部、８はデータセレクタ部、９はブランクデータ
送出部であり、これらアドレス変換部６．アドレス判定
部７．データセレクタ部８およびブランクデータ送出部
９は拡張手段としてアドレス拡張部を構成し°ている。
ｌＯはＢＩＴ−ＢＬＴ回路４からアドレス拡張部に与え
られる仮想アドレス信号、１１はアドレス拡張部からＣ
Ｇメモリ１８に与えられるＣＧアドレス信号、１２はア
ドレス判定部７からデータセレクタ部８に与えられるセ
レクタ信号、１３はＣＧメモリ１８からアドレス拡張部
に与えられるＣＧデータ、１４はブランクデータ送出部
９からデータセレクタ部８に与えられるブランクデータ
、１５はアドレス拡張部からＢＩＴ−ＢＬＴ回路４に与
えられる仮想データ、１６はＢＩＴ−ＢＬＴ回路４から
拡張メモリ５に与えられる拡張アドレス信号、１７は同
じようにしてアドレス拡張部からＢＩＴ−ＢＬＴ回路４
に与えられる拡張データ、１８は記憶回路としてのＣＧ
メモリである。
られる仮想アドレス信号、１１はアドレス拡張部からＣ
Ｇメモリ１８に与えられるＣＧアドレス信号、１２はア
ドレス判定部７からデータセレクタ部８に与えられるセ
レクタ信号、１３はＣＧメモリ１８からアドレス拡張部
に与えられるＣＧデータ、１４はブランクデータ送出部
９からデータセレクタ部８に与えられるブランクデータ
、１５はアドレス拡張部からＢＩＴ−ＢＬＴ回路４に与
えられる仮想データ、１６はＢＩＴ−ＢＬＴ回路４から
拡張メモリ５に与えられる拡張アドレス信号、１７は同
じようにしてアドレス拡張部からＢＩＴ−ＢＬＴ回路４
に与えられる拡張データ、１８は記憶回路としてのＣＧ
メモリである。
第２図は文字パターンデータとしての文字７オントの模
式図であり、１はＢＩＴ−ＢＬＴ回路４から仮想的にア
クセス可能な一文字分の領域を示す、２はＢＩＴ−ＢＬ
Ｔ回路４により実際にデータ転送されるレターフェイス
領域を示す、３はＣＧメモリ１８にストアされている文
字パターンとしてボディフェイス領域を示す。
式図であり、１はＢＩＴ−ＢＬＴ回路４から仮想的にア
クセス可能な一文字分の領域を示す、２はＢＩＴ−ＢＬ
Ｔ回路４により実際にデータ転送されるレターフェイス
領域を示す、３はＣＧメモリ１８にストアされている文
字パターンとしてボディフェイス領域を示す。
次に、上記の構成からなる回路の作用について述べる。
すなわち、ＢＩＴ−ＢＬＴ回路４は転送される文字フォ
ントに対応したレターフェイス領域２のアドレスを仮想
アドレス信号１０として送出する。アドレス拡張部のア
ドレス変換部６は上記の仮想アドレス信％１０をＣＧメ
モリ１Ｂのアドレスに変換してＣＧアドレス信号１１と
して送出する。
ントに対応したレターフェイス領域２のアドレスを仮想
アドレス信号１０として送出する。アドレス拡張部のア
ドレス変換部６は上記の仮想アドレス信％１０をＣＧメ
モリ１Ｂのアドレスに変換してＣＧアドレス信号１１と
して送出する。
ＣＧメモリ１８はＣＧアドレス信号１１に対応したフォ
ントデータをＣＧデータ１３として送出する。一方、仮
想アドレス信号１０はアドレス判足部７に入力され、そ
の該当アドレスがＣＧメモリ１８に対応するものか、あ
るいはレターフェイス領域２におけるＣＧメモリ１８の
データつまりボディフェイス領域３以外の部分に対応す
るものであるかを判定し、セレクタ信号１２をデータセ
レクタ部８に与える。
ントデータをＣＧデータ１３として送出する。一方、仮
想アドレス信号１０はアドレス判足部７に入力され、そ
の該当アドレスがＣＧメモリ１８に対応するものか、あ
るいはレターフェイス領域２におけるＣＧメモリ１８の
データつまりボディフェイス領域３以外の部分に対応す
るものであるかを判定し、セレクタ信号１２をデータセ
レクタ部８に与える。
データセレクタ部８はこのセレクタ信号１２を受けて、
ブランクデータ送出部９から出力されるブランクデータ
１４とＣＧデータ１３とを選択し、仮想データ１５とし
てＢＩＴ−ＢＬＴ回路４に出力する。ＢＩＴ−ＢＬＴ回
路４は上記の仮想データ１５を受けて、拡張メモリ５に
対し、拡張アドレス信号１６と、拡張データ１７とを出
力し、−文字分のデータ転送を行なう。
ブランクデータ送出部９から出力されるブランクデータ
１４とＣＧデータ１３とを選択し、仮想データ１５とし
てＢＩＴ−ＢＬＴ回路４に出力する。ＢＩＴ−ＢＬＴ回
路４は上記の仮想データ１５を受けて、拡張メモリ５に
対し、拡張アドレス信号１６と、拡張データ１７とを出
力し、−文字分のデータ転送を行なう。
上述したように本実施例によれば、ＢＩＴ−ＢＬＴ回路
４とＣＧメモリ１８との間に１文字フォントデータのア
ドレスにもとづくデータ拡張を行なうアドレス拡張部を
設けたことにより、ＣＧメモリ１８の容量を増大するこ
となく、その文字フォントデータを拡張したデータをＢ
ＩＴ−ＢＬＴ回路４を介して拡張メモリ５に出力するこ
とが可能となる。すなわち、ボディフェイス領域３のみ
で構成されたＣＧデータを、レターフェイス領域２の文
字フォントデータとして仮想的にアクセスすることが回
部となる。
４とＣＧメモリ１８との間に１文字フォントデータのア
ドレスにもとづくデータ拡張を行なうアドレス拡張部を
設けたことにより、ＣＧメモリ１８の容量を増大するこ
となく、その文字フォントデータを拡張したデータをＢ
ＩＴ−ＢＬＴ回路４を介して拡張メモリ５に出力するこ
とが可能となる。すなわち、ボディフェイス領域３のみ
で構成されたＣＧデータを、レターフェイス領域２の文
字フォントデータとして仮想的にアクセスすることが回
部となる。
［発明の効果］
以上説明したように本発明は、転送回路と記憶回路との
間に、記憶回路のデータのアドレスにもとづくデータ拡
張を行なう拡張手段を設けたので、記憶回路の容量を増
大することなくして拡張したデータが転送でき、経済性
にすぐれた効果がある。
間に、記憶回路のデータのアドレスにもとづくデータ拡
張を行なう拡張手段を設けたので、記憶回路の容量を増
大することなくして拡張したデータが転送でき、経済性
にすぐれた効果がある。
第１図は本発明の一実施例に係るデータ転送方式のブロ
ック図、第２図は文字パターンデータ（文字フォントデ
ータ）の模式図である。 ４＝ＢＩＴ−ＢＬＴ回路 ５：拡張メモリ６：アドレ
ス変換部 フェアドレス判定部８：データセレク
タ部 ９ニブランクデ一タ送出部 １８：ＣＧメモリ
ック図、第２図は文字パターンデータ（文字フォントデ
ータ）の模式図である。 ４＝ＢＩＴ−ＢＬＴ回路 ５：拡張メモリ６：アドレ
ス変換部 フェアドレス判定部８：データセレク
タ部 ９ニブランクデ一タ送出部 １８：ＣＧメモリ
Claims (1)
- 所定の矩形記憶領域のデータが転送可能な転送回路と、
予め文字パターンデータが記憶された記憶回路と、外部
から与えられた転送指令により上記記憶回路から上記文
字パターンデータを呼び出し、当該文字パターンデータ
をそのアドレスにもとづき上記所定の矩形記憶領域に対
応した大きさの拡張文字パターンデータに生成する拡張
手段とを有し、上記拡張文字パターンデータを上記転送
回路を介して外部に転送することを特徴とするデータ転
送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039420A JPS62196694A (ja) | 1986-02-25 | 1986-02-25 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039420A JPS62196694A (ja) | 1986-02-25 | 1986-02-25 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62196694A true JPS62196694A (ja) | 1987-08-31 |
Family
ID=12552489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039420A Pending JPS62196694A (ja) | 1986-02-25 | 1986-02-25 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62196694A (ja) |
-
1986
- 1986-02-25 JP JP61039420A patent/JPS62196694A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0778578A3 (en) | A synchronous semiconductor memory integrated circuit, a method for accessing said memory and a system comprising such a memory | |
| EP0353090A3 (en) | Image processing system | |
| JPS62196694A (ja) | デ−タ転送方式 | |
| KR880009306A (ko) | 직접 메모리 엑세스 제어 장치 | |
| JPH01136770A (ja) | プリンタ | |
| JP3079956B2 (ja) | プリンタ | |
| JP2523213B2 (ja) | ペ―ジプリンタ印刷制御方式 | |
| JPS63255750A (ja) | メモリ・システム | |
| JPS6217752B2 (ja) | ||
| JP3165985B2 (ja) | フォーマット変換回路 | |
| JPH0321475A (ja) | 画像出力装置 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPS617877A (ja) | Ｃｒｔ用キヤラクタパタ−ン拡張装置 | |
| JPS5872188A (ja) | 画像メモリ用アドレス制御装置 | |
| JPS6325717A (ja) | デ−タ転送回路 | |
| JPS5839799U (ja) | 半導体読み出し専用メモリ装置 | |
| JPH0227677B2 (ja) | ||
| JPS622336A (ja) | イメ−ジメモリアクセス方式 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPS581250A (ja) | 情報コ−ド判定方式 | |
| JPH03131997A (ja) | Ｉｃカード | |
| JPS62203195A (ja) | 文字フオントメモリ制御装置 | |
| JPS63216773A (ja) | ページプリンタ | |
| JPS6097388A (ja) | 画像メモリ装置 | |
| JPH01282940A (ja) | メモリクリア方式 |