JPS6220016A - 信号分配回路 - Google Patents
信号分配回路Info
- Publication number
- JPS6220016A JPS6220016A JP60159764A JP15976485A JPS6220016A JP S6220016 A JPS6220016 A JP S6220016A JP 60159764 A JP60159764 A JP 60159764A JP 15976485 A JP15976485 A JP 15976485A JP S6220016 A JPS6220016 A JP S6220016A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polarity
- signals
- information processors
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009826 distribution Methods 0.000 claims description 14
- 230000010365 information processing Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、情報処理装置基こ使用される信号分配回路に
関する。
関する。
(従来の技術)
例えはカード一枚にこの柚の信号分配回路が収めらtて
いるものと仮定すると、ハードウェア的には収納が可能
であっても、分配する信号数、または分配の数が増加す
るのに伴って、同時に動作する信号数が多すぎて、他の
信号に干渉してカードの動作が不安定になるため、数枚
のカードに分けて回路を実装する必要がでてくるO また、このカードにケーブルを介して分配すべき信号が
送られてくる場合には、ケーブルの本数まで増加してし
まう。そこで、分配された信号の半分を正極性、残りの
半分を負極性で出力することζこより、同時に動作する
信号の数が増加して他信号へ干渉することがないように
構成している。
いるものと仮定すると、ハードウェア的には収納が可能
であっても、分配する信号数、または分配の数が増加す
るのに伴って、同時に動作する信号数が多すぎて、他の
信号に干渉してカードの動作が不安定になるため、数枚
のカードに分けて回路を実装する必要がでてくるO また、このカードにケーブルを介して分配すべき信号が
送られてくる場合には、ケーブルの本数まで増加してし
まう。そこで、分配された信号の半分を正極性、残りの
半分を負極性で出力することζこより、同時に動作する
信号の数が増加して他信号へ干渉することがないように
構成している。
(発明が解決しようとする問題点)
上述した従来の信号分配回路では、送出される複数の信
号のうちの半分は極性が逆であるため、受取り側では信
号の極性に合せて信号を受取る必要があり、送出側では
2通りの回路が必要になってしまうと云う欠点がある。
号のうちの半分は極性が逆であるため、受取り側では信
号の極性に合せて信号を受取る必要があり、送出側では
2通りの回路が必要になってしまうと云う欠点がある。
また、信号の極性が影響しない箇所fこ使用した場合で
あっても、エラーが発生して送出側での信号状態をあら
かじめ知る必要がある場合には、個々の受取りで信号の
極性を判別できないと云う欠点がある。また、送出側に
よりて信号の極性が異なるため、エラーの解析も大変わ
ずられしいと云う欠点がある。
あっても、エラーが発生して送出側での信号状態をあら
かじめ知る必要がある場合には、個々の受取りで信号の
極性を判別できないと云う欠点がある。また、送出側に
よりて信号の極性が異なるため、エラーの解析も大変わ
ずられしいと云う欠点がある。
本発明の目的は、ひとつ以上の信号群を複数に分配する
とともに分配送出される信号群の極性を示す信号を送出
することによって上記′欠点を除去し、容易に信号の極
性を判別できるよう1こ構成した信号分配回路を提供す
ることにある。
とともに分配送出される信号群の極性を示す信号を送出
することによって上記′欠点を除去し、容易に信号の極
性を判別できるよう1こ構成した信号分配回路を提供す
ることにある。
(問題点を解決するための手段)
本発明による信号分配回路は第1、および第2のゲート
手段から成立つ。
手段から成立つ。
第1のゲート手段は、それぞれ正極性および負極性を有
する複数の信号より成るひとつ以上の信号群を複数に分
配するためのものである。
する複数の信号より成るひとつ以上の信号群を複数に分
配するためのものである。
第2のゲート手段は、分配して送出される信号群が正極
性であるか、あるいは負極性であるかの極性を示す極性
表示信号を送出するためのものである。
性であるか、あるいは負極性であるかの極性を示す極性
表示信号を送出するためのものである。
(実施例)
次lこ、本発明について図面を参照して説明する0
第1図は、本発明による信号分配回路の一実施例を示す
ブロック図であり、4本の信号線により伝送される信号
群を同一構成の4台の情報処理装置に分配する場合を示
すものである。第1図において、1は信号分配回路、2
〜5はそれぞれ情報処理装置、10 、11 、20
、21 、30 、31 。
ブロック図であり、4本の信号線により伝送される信号
群を同一構成の4台の情報処理装置に分配する場合を示
すものである。第1図において、1は信号分配回路、2
〜5はそれぞれ情報処理装置、10 、11 、20
、21 、30 、31 。
14 、15はそれぞれANDゲート、12 、13
、22 。
、22 。
23.32,33,16.17は(−0(’れNAND
ゲートである。
ゲートである。
第1図において、信号線100.200.300上の信
号が信号分配回路lに入力されると、上記符号はそれぞ
れANDゲート10 、20 、30 、11 。
号が信号分配回路lに入力されると、上記符号はそれぞ
れANDゲート10 、20 、30 、11 。
21 、31 、ならびにNANDゲート12 、13
、22 。
、22 。
23 、32 、33により情報処理装置2〜5に分配
される。その場合、情報処理装置t2 、3には信号が
信号分配回路に入力されたときと同じ極性で送出され、
情報処理装置4,5には逆極性で送出される。また、ゲ
ート14〜17により情報処理装置2〜5に送出された
信号極性を示す極性表示信号が信号線140.150.
160.170を介して情報処理装置2〜5にそれぞれ
送出される。
される。その場合、情報処理装置t2 、3には信号が
信号分配回路に入力されたときと同じ極性で送出され、
情報処理装置4,5には逆極性で送出される。また、ゲ
ート14〜17により情報処理装置2〜5に送出された
信号極性を示す極性表示信号が信号線140.150.
160.170を介して情報処理装置2〜5にそれぞれ
送出される。
信号線140.150.160.170を介して送出さ
れた極性表示信号により、情報処理装置2〜5は信号線
110〜113.210〜213.310〜313を介
して転送されてきた信号群の極性を判別できる。
れた極性表示信号により、情報処理装置2〜5は信号線
110〜113.210〜213.310〜313を介
して転送されてきた信号群の極性を判別できる。
信号群の極性が影響する場合lこは、情報処理装置f1
2〜5の例で第2図に示すような構成を採用することに
より、情報処理装置2〜5をすべて同一の構成で分配さ
れた信号を受信することが可能である。第2図において
、2は情報処理装置、6は内部回路、18 、28 、
38 、48はそれぞれ排他的論理和回路である。
2〜5の例で第2図に示すような構成を採用することに
より、情報処理装置2〜5をすべて同一の構成で分配さ
れた信号を受信することが可能である。第2図において
、2は情報処理装置、6は内部回路、18 、28 、
38 、48はそれぞれ排他的論理和回路である。
第2図は、情報処理装置2だけについての内部の構成を
示しているが、士n報処理装置3〜5についても同様で
ある。第2図において、信号線110.210.310
.410上の信号が情報処理装置2に入力されると、こ
れらの信号は排他的論理和ゲート18 、28 、38
、48に入り、極性表示信号が論理”0″ならば、そ
のままの極性で信号線120.220.320.420
を介して内部回路6に入力され、論理@1″であるなら
ば極性が反転されて内部回路6に入力される。
示しているが、士n報処理装置3〜5についても同様で
ある。第2図において、信号線110.210.310
.410上の信号が情報処理装置2に入力されると、こ
れらの信号は排他的論理和ゲート18 、28 、38
、48に入り、極性表示信号が論理”0″ならば、そ
のままの極性で信号線120.220.320.420
を介して内部回路6に入力され、論理@1″であるなら
ば極性が反転されて内部回路6に入力される。
信号群110〜113.210〜213.310〜31
3の極性が情報処理装置2〜5の動作に影響しないなら
ば、第2図の排他的論理和回路18〜48を設けなくて
も、そのまま信号群を受信できる。システムにおいて障
害が発生して信号の状態を知りたい場合には、情報処理
装置2〜5によって極性が異なっているため、障害の解
析がわずられしくなる。しかし、極性表示信号が与えら
れているので、簡単に信号の極性を知ることが可能にな
る。
3の極性が情報処理装置2〜5の動作に影響しないなら
ば、第2図の排他的論理和回路18〜48を設けなくて
も、そのまま信号群を受信できる。システムにおいて障
害が発生して信号の状態を知りたい場合には、情報処理
装置2〜5によって極性が異なっているため、障害の解
析がわずられしくなる。しかし、極性表示信号が与えら
れているので、簡単に信号の極性を知ることが可能にな
る。
〔発明の効果)
以上説明したように本発明は、分配信号群の極性を表示
する信号ビットを設けることにより、分配された信号の
受信側で信号の極性を知ることができ、信号の極性に関
係なく同一の構成の回路を採用して信号を受信できると
云う効果がある0 また、システム(こおいて障害が発生して分配先信号の
状態を知りたい場合にも、簡単に極性か判別できると云
う効果がある。
する信号ビットを設けることにより、分配された信号の
受信側で信号の極性を知ることができ、信号の極性に関
係なく同一の構成の回路を採用して信号を受信できると
云う効果がある0 また、システム(こおいて障害が発生して分配先信号の
状態を知りたい場合にも、簡単に極性か判別できると云
う効果がある。
第1図は、本発明による信号分配回路の一実施例を示す
ブロック図である。 第2図は、第1図の情報処理装置の一描成を示すブロッ
ク図である。 1・・・信号分配回路 2〜5・・・情報処理装置 10 、11 、20 、21 、30 、31 、1
4 、15・・・ANDゲート 12 、13 、22 、23 、32 、33 、1
6 、17・・・NANDゲート 6・・・内部回路 18 、28 、38 、48・・・排他的論理和し1
路100、200.300. 110〜113.210
〜213゜310〜313,140,150,160,
170.’ 120゜220、320.420.410
・・・信号線%許田願人 日本電気株式会社 代理人 弁理士 井 ) ロ 連 片1図 ■
ブロック図である。 第2図は、第1図の情報処理装置の一描成を示すブロッ
ク図である。 1・・・信号分配回路 2〜5・・・情報処理装置 10 、11 、20 、21 、30 、31 、1
4 、15・・・ANDゲート 12 、13 、22 、23 、32 、33 、1
6 、17・・・NANDゲート 6・・・内部回路 18 、28 、38 、48・・・排他的論理和し1
路100、200.300. 110〜113.210
〜213゜310〜313,140,150,160,
170.’ 120゜220、320.420.410
・・・信号線%許田願人 日本電気株式会社 代理人 弁理士 井 ) ロ 連 片1図 ■
Claims (1)
- それぞれ正極性および負極性を有する複数の信号より成
るひとつ以上の信号群を複数に分配するための第1のゲ
ート手段と、前記分配して送出される信号群が正極性で
あるか、あるいは負極性であるかの極性を示す極性表示
信号を送出するための第2のゲート手段とを具備して構
成したことを特徴とする信号分配回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159764A JPS6220016A (ja) | 1985-07-19 | 1985-07-19 | 信号分配回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159764A JPS6220016A (ja) | 1985-07-19 | 1985-07-19 | 信号分配回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6220016A true JPS6220016A (ja) | 1987-01-28 |
Family
ID=15700754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159764A Pending JPS6220016A (ja) | 1985-07-19 | 1985-07-19 | 信号分配回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220016A (ja) |
-
1985
- 1985-07-19 JP JP60159764A patent/JPS6220016A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4200929A (en) | Input device for delivery of data from digital transmitters | |
| US3800287A (en) | Data processing system having automatic interrupt identification technique | |
| AU1178383A (en) | Interchangeable interface circuitry | |
| KR890008690A (ko) | 그룹핑 장치 | |
| SE9203528D0 (sv) | Foer en bitfelsoevervakning i en vaeljarutrustning avsedd anordning | |
| JPS5713530A (en) | Data transfer fault processing system | |
| US3719930A (en) | One-bit data transmission system | |
| GB1264620A (ja) | ||
| DE60232233D1 (de) | Verfahren und vorrichtung zur transaktionsarbitrierung zwischen rechnersystembereichen | |
| US6058449A (en) | Fault tolerant serial arbitration system | |
| US5095462A (en) | Fifo information storage apparatus including status and logic modules for each cell | |
| CN113691434A (zh) | 数据传输系统、方法、电子设备及存储介质 | |
| GB1480208A (en) | Digital computers | |
| JPS56149627A (en) | Fault informing system among plural devices | |
| SU1191915A1 (ru) | Устройство дл сопр жени вычислительных машин в многопроцессорной вычислительной системе | |
| Bennett et al. | A simple access logic for the Cambridge Ring | |
| SU1427368A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
| JPS6326756A (ja) | バス占有制御方式 | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| JPS61249161A (ja) | バス制御方式 | |
| US20020084819A1 (en) | Apparatus and method for exchanging status information between boards | |
| GB1484472A (en) | Arrangements for securing data transfers in a communication system | |
| SU1471191A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
| SU857965A1 (ru) | Абонентский пункт | |
| SU1185634A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи |