JPS62209913A - スイツチトキヤパシタフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイツチトキヤパシタフイルタに係り、特に
クロック周波数の調整のみにより任意独立に変更可能な
異なる特性の複数の出力を得るに好適なスイツチトキヤ
パシタフイルタに関する。

〔従来の技術〕

まず、スイツチトキヤパシタ等価抵抗について簡単に説
明する。

第１７図（ａ）〜（ｄ）はスイツチトキヤパシタによっ
て如何に等抵抗が得られるかを原理的に説明するための
ものである。第１７図において、端子■、■での電圧を
それぞれＶ＋、Ｖｚとして第１７図（ａ）のようにＭＯ
Ｓ等のアナグロスイツチ（以下、スイッチという）ＳＷ
ａをＯＮＬ、た状態では、キャパシタＣには、Ｑｚ　＝
ＣＶ２で表わされる電荷Ｑ２が充電されていることにな
る。

この状態で、次に、第１７図（ｂ）のようにスイッチＳ
Ｗ２をＯＮさせると、キャパシタＣの電荷は、Ｑｌ＝Ｃ
Ｖｓとなり、ＱｓとＱｚの差の電荷ΔＱ端子■より流れ
込むことになる。すなわち、電荷ΔＱは以下のようにな
る。

ΔＱ＝Ｑｌ−Ｑｚ＝Ｃ（Ｖｔ−Ｖｚ）　　　−（１）こ
こで、再び第１６図（Ｃ）に示すようにスイッチＳＷｚ
がＯＮされれば、キャパシタＣの電荷はＱｚ　＝ＣＶｚ
となり（１）式に示す電荷ΔＱと量産、の電荷がキャパ
シタＣから端子■に流出することは明らかである。

したがって、周期Ｔで上記動作を繰返すようにすれば、
周期Ｔで電荷ΔＱがキャパシタＣを介し移動することに
なり、結果的に端子■がら端子■には（２）式で示され
る電流ｉの平均的に流れることになるものである。

ｉ　＝ΔＱ／Ｔ＝Ｃ（Ｖｌ−Ｖｌ）　／Ｔ　　・＝　（
２）一方、同図（ｄ）に示すように抵抗Ｒの両端各各に
おける電圧がそれぞれＶｚ　＋　Ｖｚである場合。

抵抗Ｒに流れる電流ｉＲは以下のようになる。

ｉＲ＝　（ＶＩ　　Ｖｌ）　／Ｒ・・・（３）ここで１
＝ｉＲとすれば、（２）、（３）式より以下の（４）式
が得られる。

Ｒ＝Ｔ／Ｃ＝１／　（ｆＣ）　　　　・・・（４）ただ
し、ｆはスイッチング周波数である。

このように、スイッチトキャパシタによる等価抵抗はキ
ャパシタＣの容量値（Ｃ）とスイッチングの周期Ｔとの
比で決定され、周期Ｔを変えることによりキャパシタＣ
の容量値を変えることなく等価抵抗を自由に変化させ得
るものである。

以上述べたスイッチトキャパシタ回路は基本的な回路で
あるが、実際には寄生容量の影響を受けにくい第１７図
（ｅ）に示す回路などが用いられる。第１７図（ｅ）中
のＴはクロックφの反転されたものを示す。

以上のスイツチトキヤパシタ回路をフィルタ回路の抵抗
要素に用いて作られたのがスイツチトキヤパシタフイル
タである。スイツチトキヤパシタフイルタは、その用途
によって、出力を複数得る必要がある場合がある。従来
、スイツチトキヤパシタフイルタの出力を複数得る方法
として！例えば特開昭５５−６０３２６号公報に示され
るように、演算増幅器を時分割で使用することにより複
数の入力に対する複数の出力を得るようにしている。

〔発明が解決しようとする問題点〕

しかしながら、この方法によれば、一つの入力に対して
は一つの出力しか出力することができず、したがって、
一つの入力から複数の特性やフィルタの多重特性を得る
ことができない。また、初期に設定した特性定数を変更
することができないので、一つのフィルタを種々の用途
に適するように汎用化することができず、その分だけ多
種数のＩＣを製造する必要がある。

このようなことから５本発明は一つのフィルタであって
もクロック信号の周波数を変更するだけで、複数の異な
る特性を得ることが可能なスイツチトキヤパシタフイル
タを提供することを目的とする。

〔問題点を解決するための手段〕

上記問題点を解決するとともに、上記目的を達成するた
めに９本発明は、複数の演算増幅器と、各演算増幅器の
入出力端子間に接続され、それぞれ所定周波数のクロッ
ク信号により駆動されるアナグロスイツチおよび積分キ
ャパシタからなる複数の帰還回路と、所定周波数のクロ
ック信号により駆動されるアナグロスイツチおよびキャ
パシタからなり、抵抗要素としての複数のスイッチトキ
ャパシタ回路と、を備え、前記−の帰還回路のアナグロ
スイツチを閉じる期間中に前記−のスイッチトキャパシ
タ回路のアナグロスイツチを所定スイッチング周期のク
ロック信号で駆動し、他の帰遠回路のアナグロスイツチ
を閉じる期間中に他のスイッチトキャバシタ回路のアナ
グロスイツチを前記−のスイツチトキヤパシタ回路のア
ナグロスイツチのスイッチング周期とは異なるスイッチ
ング周期のクロック信号で駆動することを特徴とするも
のである。

〔作用〕

以上の２本発明の構成によれば、帰還回路のスイッチン
グ周期を単位としてスイッチトキャパシタ回路のスイッ
チング周期を順次切換えることにより、同一のフィルタ
の特性を時分割で変更することができ、一つの入力に対
して複数の特性の異なる出力を取出すことができる。

〔実施例〕

次に、本発明によるスイッチトキャパシタフィルタの各
実施例を図面に基づいて説明する。

簗工失産孤 この実施例は、本発明をバンドパスフィルタに適用した
例を示すものである。

第１図において、スイッチトキャパシタ等価抵抗ＳＣＩ
は、スイッチ１〜４およびキャパシタＣｒ　１により構
成する。他のスイッチトキャパシタ等価抵抗ＳＣ２，Ｓ
Ｃ３およびＳＣ４も同様である。スイツチトキヤパシタ
フイルタは、スイッチトキャパシタ等価抵抗ＳＣＩ、Ｓ
Ｃ２，ＳＣ３およびＳＣ４、積分コンデンサＣ１１ｌ　
Ｃ１２，Ｃｚｚ＋およびＣ２２，積分キャパシタ切換え
スイッチ１７゜１８．１９および２ｏ、演算増幅器１ｏ
Ｏおよび２００、サンプル／ホールド用スイッチ２１お
よび２２、キャパシタＣｓｓおよびＣｓｚにより構成す
る。

第１図において、スイッチトキャパシタ等価抵抗Ｓ０１
を構成するスイッチ１および２は、クロックφＣに１が
“Ｈ”レベル時にＯＮし、スイッチ３および４は、クロ
ック＃ＣＫＳが゛′Ｈ″レベル時にＯＮする。スイッチ
トキャパシタ等価抵抗ＳＣ２を構成するスイッチ５およ
び６は、クロックφＣＸＺが“Ｈ”レベル時にＯＮし、
スイッチ７および８はクロック！Ｊｌ　ｃＫｘが４１　
ＨＩＴレベル時にＯＮする。

スイツチトキヤパシタ等価抵抗ＳＣ３およびＳＣ４を構
成するスイッチ９，１０、および１４はクロックφＣ１
ｌがＩＩＨ”レベル時にＯＮＬ、スイッチ１１，１２．
１５および１６はクロック＄ＣＫＪｌが１１　Ｈ１１レ
ベル時にＯＮする。

次に、積分キャパシタＣｓｌ、　Ｃ１ｚ、　Ｃｚｔ、お
よびＣｎを切換える。スイッチ１７および１９はクロッ
クφが“Ｈ”レベル時にＯＮし、スイッチ１８および２
０はクロックＴが゛′Ｈ″レベル時にＯＮする。

サンプル／ホールド用のスイッチ２１および２２はクロ
ックφｓ１およびφｓ２がそれぞれ“Ｈ”レベル時にＯ
Ｎする。

第１図に示す回路は出力端子が演算増幅４＠ｔｏ。

の出力であり、これは２次のバンドパスフィルタの出力
となる。また第１図において演算増幅器２００の出力が
２次のローパスフィルタの出力となるものである。

次に、動作を説明する。まず、バンドパスフィルタに関
して説明する、次式に、バンドパスフィルタの伝達関数
を示す。

ただし、　ω０：角周波数 Ｑ：選択度 ＩＸ：利得係数 く中心周波数ｉｏの異なる出力を得る場合〉第２図に、
異なる二つの中心周波数ｉｏの出力を得る実施例を示す
、第３図には第２図に示した回路を駆動させるクロック
パルス列を示す。

第２図の回路において、積分キャパシタＣ１ｌおよびＣ
Ｗｔは第３回に示したクロックφが“Ｈ１１レベルであ
るＴｌ　（０）時に演算増幅器１００および２００の一
側入力端子と出力端子間に接続し、積分キャパシタＣＸ
ＺおよびＣ２２は切り離す。同時に、ＳＣ１〜ＳＣ４に
示すスイッチトキャパシタ等価抵抗を実現するために、
全て同一のクロック周波数ｆｃＫｓであるクロックφＣ
Ｋ３および７ｃに３を与える。このとき、クロックφＣ
Ｋ３および＜６０にδは、クロックφが゛Ｈ″レベルで
あるＴ１このＴｌ（０）時刻の後半に、クロックφ８１
を“Ｈ”レベルにして、スイッチ２１をＯＮし、出力Ｖ
　０ＢＰＦＩをサンプルし、キャパシタＣ８ｌにチャー
ジすることによりサンプルホールド波形Ｖ　ｏ　１１　
を得る。

次に、クロックφが“Ｈ′ルベル時であるＴ２（０）時
刻には、積分キャパシタｃｉｚおよびＣａｔが演算増幅
器１００および２００の一側入力端子と出力端子間に接
続するようにし、積分キャパシタＣ１１およびＣａｔは
切り離す。このとき、積分キャパシタＣｕｔおよびＣＷ
ｔは、Ｔｌ　（０）時刻にチャージした電荷を保持する
。同時にスイッチトキャパシタ等価抵抗ＳＣ１〜ＳＣ４
全てに、周期が−（＝　２　ｆｃＫａ　）であるクロッ
クφＣＫ１１を与える。

また、このＴ２　（２）時刻に、クロックφｓ２を“Ｈ
”レベルにして、スイッチ２２をＯＮし、出力ＶＯＢＰ
ＦＩ　をサンプルし、キャパシタＣＳＺにチャージする
ことによりサンプル／ホールド波形Ｖｏｗを得る。

次に、クロックφが再び“Ｈ″レベルなるＴｌ　（１）
時も、Ｔｌ　（０）時刻と同様の動作を行う。このとき
、積分キャパシタＣ１ｌおよびＣ２１はＴｌ　（０）時
刻の電荷を保持しているため、Ｔｌ　（１）時刻の動作
は、実質的にＴｌ　（０）時刻の延長の動作となる。Ｔ
２　（１）時刻の動作にしても同じである。すなわち、
一つの回路をＴ１時刻とＴ２時刻とに分けて時分割に動
作するようにしたものである。これら一連の動作を周期
２Ｔごとに繰り返すことにより、以下に示す異なる二つ
の中心周波数ｆｏ１およびｆｏ２Ｌの出力がＶ　ｏ　ｔ
およびＶｏｚ端子に得られる。

・・・（６）。

・・・（６）′ ただし、Ｃｒ１＝Ｃｘｘ＋　Ｃｘｘ＝Ｃｚｚとする。

すなねち、（６）および（６）２式より、中心周波数ｆ
ａｘはｆａｘに対して２倍になることがわがる。また、
スイツチトキヤパシタ等価抵抗Ｓ０１〜ＳＣ４を駆動す
るクロックφＣＫＩＳの周波数を任意に選定すれば、ク
ロック周波数のみにより、任意な異なる二つの中心周波
数を持つフィルタを得ることかできる。また、Ｔ２時刻
に１周期がＴ／ことにより、次式に示す中心周波数がｆ
ａｘのｎ倍の出力を得ることができる。

・・・（６）′ 第４図には、周波数がｆａｘである入力電圧Ｖｓを第２
図における■１゜端子に印加したときの出力波形を示す
、第４図（ａ）に示す、電圧ｖ魚を印加するとバンドパ
スフィルタの出力端子ＶＯＥＩＰＦには、ＶＯＢＰＦＩ
が出力される。第４図（ａ）より、出力が多重になって
いることがわかる。次に、Ｔ１時刻のみをサンプルホー
ルドした波形Ｖｏｎｚを第４図（ｂ）に示す、第４図（
ｂ）よりＴ１時刻は中心周波数がｆａｘであり、入力周
波数と等しいため、入力に対する位相が１８０°遅れと
なり、ゲインがＨとなることがわかる。

また１次に、Ｔ２時刻のみをサンプルホールドした波形
Ｖ　ｏ　ｚ　１を第４図（ｃ）に示す。第４図（ｃ）よ
り、Ｔ２時刻は中心周波数がｆａｘであり、入力周波数
と異なるため、入力に対する位相は遅れ、ゲインも小さ
くなる。

第５図には、第２図の回路において、Ｔ１時刻の出力Ｖ
　０１１のゲイン−周波数特性０１１およびＴ２時刻の
出力Ｖｏｗｌのゲイン−周波数特性ａＺｔを示す。

〈選択度Ｑの異なる出力を得る場合〉 第６図に、異なる二つの選択度Ｑの出力を得る実施例を
示す。第７図には第６図の回路を駆動させるクロックパ
ルス列を示す。

第６図の回路において、積分キャパシタＣ１ｓおよびＣ
ｚｘは第７図に示したクロックφ′が“Ｈ”レベルであ
るＴｌ　（０）時刻に演算増幅器１００および２００の
一側入力端子と出力端子間に接続する。このＴｌ　（０
）時刻にスイッチトキャパシタ等価抵抗ＳＣ１およびＳ
Ｃ２には１周期２Ｔを与え、スイッチトキャパシタ等価
抵抗ＳＣ３おツタφ′Ｃに３およびφ′ＣＫａを与える
。また、このＴｌ（０）時刻の後半にクロックφ’　３
１を“Ｈ”レベルにして、スイッチ２１をＯＮＬ、、出
力Ｖｏａｐｒｚをサンプルし、キャパシタＣ２１にチャ
ージすることにより、サンプル／ホールド波形Ｖ　ｏ　
ｔを得る。

次に、クロックＴ′が″ｌ（″レベル時であるＴ２　（
０）時刻には、積分キャパシタＣ１２およびＣｚｚが演
算増幅器１００および２００の一側入力端子と出力端子
間に接続するようにする。このＴ２　（０）時刻には、
積分キャパシタＣ１ｌおよびＣｚｓは、Ｔｌ　（０）時
刻にチャージした電荷を保持する。Ｔ２　（０）時刻に
、スイッチトキャパシタ等価抵抗ＳＣＩおよびＳＣ２に
周期がＴｌ φ′Ｃに２を与え、ＳＣ３およびＳＣ４に周期がφ’　
ＣＫａを与える。さらに、このＴ２　（０）時刻にクロ
ックφ’　ｓｚを“Ｈ″レベルして、スイッチ２２をＯ
ＮＬ、出力Ｖｏａｐｒｚをサンプルし、キャパシタＣｓ
ｚにチャージすることにより、サンプル／ホールド波形
Ｖｏｚｚを得る。

次に、クロックφ′が再び“Ｈ”レベルになるＴｌ　（
１）’時刻も、Ｔｌ　（０）時刻と同様の動作を行う。

また、クロックＴ′が再び゛Ｈ″レベルになるＴ２　（
１）時刻も、Ｔ２　（０）時刻と同様の動作を行う。こ
れら一連の動作を周期３Ｔごとに繰り返すことにより、
以下に示す二つの選択度Ｑ１およびＱ２の出力がＶｏｘ
およびＶｏｗ端子に得られる。

・・・（７） ・・・（７）′ 但し、Ｃｓ１＝ＣＬｚ、Ｃｓ１＝ＣＬｚとする。

すなわち、（７）および（７）２式より、選択度Ｑ１は
Ｑ２に対して、２倍になることがわかる。

また、スイツチトキヤパシタ等価抵抗ＳＣ１とＳＣ２お
よびＳＣ３とＳＣ４を駆動するクロックφ’　ＣＫＩお
よび？’ｃＫｘおよびφＣＫａとφ’　ｅｘａの周波数
を任意に選定すれば、クロック周波数のみにより、任意
な異なる二つの選択度を持つフィルタを得ることができ
る。また、Ｔ１時刻に１周期がることにより１次式に示
す。選択度がＱ２のｎ倍の出力を得ることが理解できる
。

・・・（７）′ 第８図には、第６図の回路においてｖ１１１端子に入力
電圧Ｖｔ　を印加したときの出力電圧波形を示す、第８
図（ａ）に示す、電圧ｖＩを印加すると、バンドパスフ
ィルタの出力端子ＶＯＢＰＦには。

Ｖａｎｐｒｘが出力される。第８図（ａ）より、多重出
力を得ることができる６次に、Ｔ１時刻のみをサンプリ
ングホールドした波形Ｖ旧２を第８図（ｂ）に示し、Ｔ
２時刻のみをサンプルホールドした波形Ｖｏｚｚを第８
図（ｃ）に示す。このようにして、多重出力から２種の
出力を分離する。第８図より、Ｔ１時刻にサンプルホー
ルドした波形Ｖｏｓｚの振幅は、Ｔ２時刻にサンプルホ
ールドした波形Ｖｏｚｘの振幅より小さい。すなわち選
択度Ｑが異なる２種の出力が得られる。

第９図には、第６図の回路において、Ｔ１時刻の出力Ｖ
　Ｏｆ　ｘのゲイン−周波数特性０１２　、およびＴ２
時刻の出力Ｖｏｚｚのゲイン−周波数特性Ｇ′２２を示
す。

〈利得係数Ｈが異なる出力を得る場合〉第１０図に、異
なる二つの利得係数の出力を得る実施例を示す。第１１
図には、第１０図に示した回路を駆動させるクロックパ
ルス列を示す。

第１０図の回路において、積分キャパシタＣＡＬおよび
Ｃｚｌは第１１図に示したクロックφ１が“Ｈ”レベル
であるＴｌ　（０）時刻に演算増幅器１００および２０
０の一側入力端子を出力端子間に接続する。このＴｌ（
０）時刻に、スイッチトキであるクロックφ′ＣＫＩお
よび＊’ｃＫｘを与え・スイツチトキヤパシタ等価抵抗
ＳＣ２，ＳＣ３およりφ１ｃに２およびφ’　ＣＫＺを
与える。このＴｌ（０）時刻の後半にクロックφ’ｓｔ
を“Ｈ″レベルして、スイッチ２１をＯＮＬ、、出力Ｖ
　０ＢＰＦ１１をサンプルし、キャパシタＣｓ　ｓにチ
ャージすることにより、サンプル／ホールド波形Ｖ　ｏ
　ｌｓを得る。

次に、クロックφ′が“Ｈ”レベル時であるＴ２　（０
）時刻には、積分キャパシタＣｚａおよびＣｚｚが演算
増幅器１００および２００の一側入力端子と出力端子間
に接続するようにする。

このＴ２　（０）時刻には、積分キャパシタＣ１ｌおよ
びＣＩＬＩはＴｌ　（０）時刻にチャージした電荷を保
持する。

Ｔ２　（０）時刻に、スイッチトキャパシタ等価ツクφ
’ＯＫＩおよびφ’ＣＫＩを与え、ＳＣ２゜す るクロックφ’　ＣＩ＋４およびφ“ＣＮ３を与える。

さらに、このＴ２　（０）時刻にクロックφ１ｓｚを“
Ｈ”レベルにして、スイッチ２２をＯＮし、出力ＶＯＢ
ＰＦ３をサンプルし、キャパシタａＳＳにチャージする
ことにより、サンプルホールド波形Ｖｏａａを得る。

次に、クロックφ１が再び“Ｈ″レベルなるＴｌ　（０
）時刻も、Ｔｌ　（０）時刻と同様の動作を行う、また
、クロックＴ′が再び“Ｈ”レベルになるＴ２　（１）
時刻も、Ｔ２　（０）時刻と同様の動作を行う、これら
一連の動作を周期２Ｔごとに操返すことにより、以下に
示す異なる二つの利得係数Ｈ１およびＨｚの出力がＶ　
ｏ　ｔおよびＶｏｗ端子に得られる。

すなわち（８）および（８）′式より、利得係数Ｈｚは
Ｉ−Ｉ　１に対して、２倍になることがわかる。

また、スイッチトキャパシタ等価抵抗ＳＣＩおよびＳＣ
２とＳＣ３とＳＣ４を駆動するクロックφ’ＣＫＩ　と
１’ｃｇｔ　およびφ’　ＧＫＩＬ　と＊’ａ＊ｚの周
波数を任意に選定すれば、クロック周波数のみにより、
任意な異なる二つの利得係数を持つフィルタを得ること
ができる。また、Ｔ２時刻に１周φ’　ＣＫＩを与える
ことにより、次式に示す、利得係数がＨｚのｎ倍の出力
を得ることが理解できる。

第１２図には、第１０図の回路において、ｖｉ。

端子に入力電圧ｖ１を印加したときの出力波形を示す。

第１２図（ａ）には、入力電圧Ｖ、を印加したときのバ
ンドパスフィルタの出力ＶＯＢＰＰＪＩを示す。

これにより、多重出力を得ることができる０次に、Ｔ１
時刻のみをサンプル／ホールドした波形Ｖｏ１ｇを第１
２図（ｂ）に示し、Ｔ２時刻のみをサンプルホールドし
た波形Ｖｏｚａを第１２図（Ｑ）に示す。このようにし
て、多重出力から２種の出力を分離する。第１２図より
、Ｔ２時刻にサンプル／ホールドした波形Ｖｏｗｓの振
幅は、Ｔ１時刻にサンプル／ホールドした波形ｖ０１３
の２倍になる。

第１３図には、第１０図の回路において、Ｔ１時刻の出
力Ｖ　ｏ　ｔ　ａのゲイン−周波数特性Ｃｙ１ｇおよび
Ｔ２時刻の出力Ｖ　ｏ　ｘ　ａのゲイン−周波数特性Ｇ
ｚａを示す。

１主衷産策 以上、バンドパスフィルタについて説明したが、次に、
ローパスフィルタに関して述べる。

ローパスフィルタの伝達関数を次式に示す。

ω０：角周波数 Ｑ：選択度 Ｈ：利得係数 第１４図に１本発明による叉イツチトキャパシタローバ
スフィルタの実施例を示す。第１４図に示す回路は、第
１図の回路に対してスイッチ２１および２２、キャパシ
タＣｓｚおよびＣ８２からなるサンプル／ホールド回路
が、演算増幅器２００の出力端子に接続するところが異
なるものである。

すなわち、演算増幅器２００の出力がローパスフィルタ
の出力となる。

ローパスフィルタの特性定数であるしゃ断層波数ｆｃｓ
およびｆａｘはバンドパスフィルタについての（ｂ）お
よび（ｂ）１式と全く同様に示されるので、ｆｏｌおよ
びｆｏｘをｆｃｘおよびｆｃｚに置き換えて、（ｂ）お
よび（ｂ）１式を流用する。また。

選択度Ｑも（７）および（７）１式と全く同じである。

ただし、利得係数Ｈはローパスフィルタの場合次式で表
わすことができる。

すなわち、（１０）および（１０）　’式より、Ｔ２時
刻はＴ１時刻に対して２倍の利得係数となることがわか
る。

第１５図は、本発明の実施例であるローパスフィルタの
ゲイン−周波数特性を示す、第１５図（ａ）は、しゃ断
層波数が異なる２種の出力ゲイン−周波数特性、第１５
図（ｂ）は、選択度が異なる２種の出力のゲイン−周波
数特性、第１５図（Ｑ）は、利得係数が２種の異なる出
力のゲイン−周波数特性をそれぞれ示す。

かくして、本発明によれば、積分キャパシタの切分けお
よびクロック周波数制御により一つのフィルタで、複数
の異なる特性定数の出力が得られる。また、各特性定数
が、外部クロックにより任意に可変できる。このフィル
タをＬＳＩ化した場合、従来、作り込んだフィルタの出
力は一つであり、かつ特性定数は中心周波数のみしか可
変できなかったのに対して１本発明によれば、複数の異
なる特性定数が可変でき、特性変更に十分対応できる。

また、上述したように、一つの回路で複数の出力を得る
ことができるので、多機能なフィルタが実現できる。よ
って、チップ面積が小さくてすみ、高積化がはかれる。

さらに、実施例では、バンドパスおよびローパスフィル
タについて述べたが、バイパスフィルタ等にも十分適用
できる。また、パイクワッド形フィルタのみならず、リ
ープフロッグ形フィルタについても同様に適用できるこ
とはもちろんである。

皿立夾胤匠 以上述べてきた実施例は％２種の特性を一つのフィルタ
で得るものであったが、さらに、第１６図（ａ）に示す
ように、演算増幅器１００および２００に接続する積分
キャパシタを３個以上設け。

また、サンプルホールド回路となるスイッチＳφ。およ
びキャパシタＣＳ　ｎも２個以上設けるようにする。ま
た、積分キャパシタの値を、全て同一でなく、任意に選
ぶようにする。

以上のことをフィルタに施すことにより、フィルタの出
力をさらに多重化でき、あらゆる特性のフィルタを得る
ことができる。

また、第１６図（ｂ）に示すように、第１６図（ａ）の
回路を複数個カスケード接続することにより、任意の次
数のフィルタを得ることができる。

〔発明の効果〕

以上述べた如く、本発明によれば、積分キャパシタの切
り分けおよびこの切り分けに応じたクロック周波数を変
更することにより、一つのフィルタで複数の異なる特性
定数の出力を得ることができる。

【図面の簡単な説明】

第１図はスイッチトキャパシタバンドパスフィルタの例
を示す回路図、第２図は中心周波数のみを変更して異な
る複数の出力を得る場合のブロック図、第３図は第２図
の回路を駆動するクロックパルス列を示すタイムチャー
ト、第４図は第２図の回路の出力波形例を示すタイムチ
ャート、第５図は第２図の回路の周波数特性図、第６図
は選択度のみを変更して異なる複数の出力を得る場合の
ブロック図、第７図は第６図の回路を駆動するクロック
パルス列を示すタイムチャート、第８図は第６図の回路
の出力波形例を示すタイムチャート、第９図は第６図の
回路の周波数特性図、第１０図は利得係数のみを変更し
て異なる複数の出力を得る場合のブロック図、第１１図
は第１０図の回路を駆動するクロックパルス列を示すタ
イムチャート、第１２図は第１０図の回路の出力波形例
を示すタイムチャート、第１３図は第１０図の回路の周
波数特性図、第１４図はスイツチトキヤパシタローパス
フィルタの例を示す回路図、第１５図は第１４図の回路
の周波数特性図、第１６図は本発明の応用例を示す回路
図、第１７図はスイツチトキヤパシタ等価抵抗の説明図
である。 ＳＣ１〜ＳＣ４・・・スイッチトキャパシタ等価抵抗。 Ｃｒ　１〜Ｃｒｔ・・・等価抵抗用キャパシタ、ＣＬｘ
−Ｃ２ｚ・・・積分キャパシタ、Ｃ５ｚｙ　Ｃｓｚ・・
・サンプル／ホーφ′Ｓ２．φ１Ｓ１．φ’　ｓｚ”・
クロック信号、１００゜２００・・・演算増幅器。

Claims (1)

1. 【特許請求の範囲】 １、複数の演算増幅器と、 各演算増幅器の入出力端子間に接続され、それぞれ所定
   数波数のクロツク信号により駆動されるアナグロスイツ
   チおよび積分キヤパシタからなる複数の帰還回路と、 所定周波数のクロツク信号により駆動されるアナグロス
   イツチおよびキヤパシタからなり、抵抗要素としての複
   数のスイツチトキヤパシタ回路と、を備え、 前記一の帰還回路のアナグロスイツチを閉じる期間中に
   前記一のスイツチトキヤパシタ回路のアナグロスイツチ
   を所定スイツチング周期のクロツク信号で駆動し、 他の帰還回路のアナグロスイツチを閉じる期間中に他の
   スイツチトキヤパシタ回路のアナグロスイツチを前記一
   のスイツチトキヤパシタ回路のアナグロスイツチのスイ
   ツチング周期とは異なるスイツチング周期のクロツク信
   号で駆動することを特徴とするスイツチトキヤパシタフ
   イルタ。 ２、特許請求の範囲第１項記載のスイツチトキヤパシタ
   フイルタにおいて、前記複数のスイツチトキヤパシタ回
   路におけるアナグロスイツチを複数のグループに分割し
   、変更すべきフイルタ特性定数の特性式に含まれるクロ
   ツク信号周波数要素を各グループごとに変更するように
   したことを特徴とするスイツチトキヤパシタフイルタ。