JPS6221208B2 - - Google Patents
Info
- Publication number
- JPS6221208B2 JPS6221208B2 JP54038722A JP3872279A JPS6221208B2 JP S6221208 B2 JPS6221208 B2 JP S6221208B2 JP 54038722 A JP54038722 A JP 54038722A JP 3872279 A JP3872279 A JP 3872279A JP S6221208 B2 JPS6221208 B2 JP S6221208B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- contact
- relay
- output
- latching relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Relay Circuits (AREA)
- Logic Circuits (AREA)
Description
本発明は、論理出力を出力するリレー論理回路
に関するものである。 本発明の目的とするところは、操作スイツチの
操作により論理回路が形成でき、消費電力を少な
くして直流電源容量を小さくでき、しかも、回路
素子の発熱を少なくして温度上昇による制御回路
その他への悪影響を防止するとともに使用周囲温
度を高くできるようにすることにある。 従来、リレーを使用したシーケンス論理回路
は、リレーに単安定形のものを使用しており、リ
レーコイルの消費電力による発熱が大きく、制御
盤等に組込むと、この発熱により制御盤内の温度
上昇を高くして種々のトラブルを発生し、しか
も、リレーコイルの消費電力が大きいため、大容
量の電源を必要とするという欠点を有していた。 本発明はかかる点に鑑みてなされたもので、以
下実施例により詳細に説明する。 第１図において、一極側に電源Ｖが印加される
コンデンサＣの他極側にはラツチングリレーRL
を介して操作スイツチS1，S2の共通接続した共通
接点s10，s20が接続してある。操作スイツS1，S2
の第１の接点s11，s21は共に共通接続して接地し
ている。また、操作スイツチS1の第２の接点s12
は抵抗R1を介してコンデンサＣの一極側（電源
側）に接続し、他方の操作スイツチS2の第２の接
点s22は抵抗R2を介してコンデンサＣの一極側に
接続されている。この操作スイツチS1，S2を切り
換えることにより、抵抗R1，R2を介してコンデ
ンサＣの放電電流を流し、ラツチングリレーRL
に逆方向の電流を流すようにしたものである。
rl1，rl2はラツチングリレーRLのリレー接点であ
る。 今、操作スイツチS1，S2を図示の状態に接続す
ると、電源ＶからのコンデンサＣの充電電流によ
りラツチングリレーRLが動作して接点rl1，rl2は
図示の状態になる。ここで、操作スイツチS1を点
線に示すように第２の接点s12側に投入すると、
ラツチングリレーRLとコンデンサＣの直列回路
に抵抗R1が並列に接続されるだけであり、ラツ
チングリレーRLは復帰せず、接点rl1，rl2は図示
の状態を維持する。つぎに、操作スイツチS2も点
線に示すように第２の接点s22側に投入すると、
コンデンサＣの放電電流が抵抗R1，R2を通して
ラツチングリレーRLに逆方向電流を流し、ラツ
チングリレーRLは復帰する。操作スイツチS1，
S2の実線の状態を０、点線の状態を１とし、接点
rl1，rl2の出力を図示のようにＸ，とすると、
に関するものである。 本発明の目的とするところは、操作スイツチの
操作により論理回路が形成でき、消費電力を少な
くして直流電源容量を小さくでき、しかも、回路
素子の発熱を少なくして温度上昇による制御回路
その他への悪影響を防止するとともに使用周囲温
度を高くできるようにすることにある。 従来、リレーを使用したシーケンス論理回路
は、リレーに単安定形のものを使用しており、リ
レーコイルの消費電力による発熱が大きく、制御
盤等に組込むと、この発熱により制御盤内の温度
上昇を高くして種々のトラブルを発生し、しか
も、リレーコイルの消費電力が大きいため、大容
量の電源を必要とするという欠点を有していた。 本発明はかかる点に鑑みてなされたもので、以
下実施例により詳細に説明する。 第１図において、一極側に電源Ｖが印加される
コンデンサＣの他極側にはラツチングリレーRL
を介して操作スイツチS1，S2の共通接続した共通
接点s10，s20が接続してある。操作スイツS1，S2
の第１の接点s11，s21は共に共通接続して接地し
ている。また、操作スイツチS1の第２の接点s12
は抵抗R1を介してコンデンサＣの一極側（電源
側）に接続し、他方の操作スイツチS2の第２の接
点s22は抵抗R2を介してコンデンサＣの一極側に
接続されている。この操作スイツチS1，S2を切り
換えることにより、抵抗R1，R2を介してコンデ
ンサＣの放電電流を流し、ラツチングリレーRL
に逆方向の電流を流すようにしたものである。
rl1，rl2はラツチングリレーRLのリレー接点であ
る。 今、操作スイツチS1，S2を図示の状態に接続す
ると、電源ＶからのコンデンサＣの充電電流によ
りラツチングリレーRLが動作して接点rl1，rl2は
図示の状態になる。ここで、操作スイツチS1を点
線に示すように第２の接点s12側に投入すると、
ラツチングリレーRLとコンデンサＣの直列回路
に抵抗R1が並列に接続されるだけであり、ラツ
チングリレーRLは復帰せず、接点rl1，rl2は図示
の状態を維持する。つぎに、操作スイツチS2も点
線に示すように第２の接点s22側に投入すると、
コンデンサＣの放電電流が抵抗R1，R2を通して
ラツチングリレーRLに逆方向電流を流し、ラツ
チングリレーRLは復帰する。操作スイツチS1，
S2の実線の状態を０、点線の状態を１とし、接点
rl1，rl2の出力を図示のようにＸ，とすると、
【表】
となる。いいかえれば、出力Ｘには操作スイツチ
S1，S2のAND出力が得られ、出力にはNAND
出力が得られる。 つぎに、操作スイツチS1，S2の第２図の実線の
状態を０、点線の状態を１とし、接点rl1，rl2の
出力を第２図のようにＸ，とし、操作スイツチ
S1を点線の状態の第１の接点s11側に投入すると
電源ＶからのコンデンサＣの充電電流によりラツ
チングリレーRLが動作して接点rl1，rl2は出力Ｘ
側に切換わる。操作スイツチS2をS1より先に点線
の状態の第１の接点s21側に倒しても同様にラツ
チングリレーRLは動作する。ラツチングリレー
RLは２安定であるので、コンデンサＣの充電電
流によつて動作するが、コンデンサＣが充分充電
されると、電流は流れなくなるが、接点rl1，rl2
は復帰しない。つぎに、操作スイツチS1，S2のど
ちらかを実線の状態に倒してもラツチングリレー
RLは復帰せず、両方の操作スイツチS1，S2を実
線の状態に戻すとコンデンサＣの放電により抵抗
R1，R2を通してラツチングリレーRLに逆電流が
流れてラツチングリレーRLは復帰する。即ち、
操作スイツチS1，S2と接点rl1，rl2の出力Ｘ，
との関係はつぎのようになり、出力ＸにはOR出
力が得られ、出力からはNOR出力が得られ
る。
S1，S2のAND出力が得られ、出力にはNAND
出力が得られる。 つぎに、操作スイツチS1，S2の第２図の実線の
状態を０、点線の状態を１とし、接点rl1，rl2の
出力を第２図のようにＸ，とし、操作スイツチ
S1を点線の状態の第１の接点s11側に投入すると
電源ＶからのコンデンサＣの充電電流によりラツ
チングリレーRLが動作して接点rl1，rl2は出力Ｘ
側に切換わる。操作スイツチS2をS1より先に点線
の状態の第１の接点s21側に倒しても同様にラツ
チングリレーRLは動作する。ラツチングリレー
RLは２安定であるので、コンデンサＣの充電電
流によつて動作するが、コンデンサＣが充分充電
されると、電流は流れなくなるが、接点rl1，rl2
は復帰しない。つぎに、操作スイツチS1，S2のど
ちらかを実線の状態に倒してもラツチングリレー
RLは復帰せず、両方の操作スイツチS1，S2を実
線の状態に戻すとコンデンサＣの放電により抵抗
R1，R2を通してラツチングリレーRLに逆電流が
流れてラツチングリレーRLは復帰する。即ち、
操作スイツチS1，S2と接点rl1，rl2の出力Ｘ，
との関係はつぎのようになり、出力ＸにはOR出
力が得られ、出力からはNOR出力が得られ
る。
【表】
又、操作スイツチS1のみを接続するとNOT出
力が得られる。 本発明は上述のように、一極側の端子に電源が
印加されるコンデンサの他極側に、論理出力を出
力するリレー接点を有するラツチングリレーを介
して第１、第２の操作スイツチの共通接続した共
通接点を接続し、該第１、第２の操作スイツチの
第１の接点を共通接続して接地し、第１、第２の
操作スイツチの第２の接点を夫々上記コンデンサ
の一極側の端子に放電用の抵抗を介して接続した
ものであるから、第１、第２の操作スイツチを
夫々第１の接点側に接続して、コンデンサに電源
を印加すると、コンデンサは充電されると共に、
ラツチングリレーが駆動され、リレー接点が反転
し、次にどちらの操作スイツチを第２の接点に接
続しても放電回路が形成されないため、ラツチン
グリレーは駆動されず、操作スイツチを共に第２
の接点側に切り換えると、放電回路が構成され
て、ラツチングリレーが駆動されてリレー接点は
反転するものであり、従つて、操作スイツチを入
力とした場合、リレー接点には出力としてAND
出力やNAND出力が得られるものである。また、
コンデンサに電源を印加していて且つ操作スイツ
チを第２の接点側から第１の接点側に切り換える
と、コンデンサの充電電流によりラツチングリレ
ーは反転し、次にどちらの操作スイツチを第２の
接点側に切り換えても放電回路が形成されないた
め、ラツチングリレーは駆動されず、両方の操作
スイツチを第２の接点に切り換えると、放電回路
が形成されてラツチングリレーが駆動されてリレ
ー接点が反転することで、操作スイツチを入力と
してリレー接点を出力とした場合に該リレー接点
にはOR出力やNOR出力が得られるもであり、従
つて、操作スイツチの操作により論理回路が形成
できる効果を奏し、しかも、消費電力を少なくで
きて直流電源容量を小さくできる上、ラツチング
リレーその他の回路素子の発熱を少なくできて温
度上昇による制御回路その他への悪影響を防止で
きるとともに使用周囲温度を高くできるという効
果を奏するものである。
力が得られる。 本発明は上述のように、一極側の端子に電源が
印加されるコンデンサの他極側に、論理出力を出
力するリレー接点を有するラツチングリレーを介
して第１、第２の操作スイツチの共通接続した共
通接点を接続し、該第１、第２の操作スイツチの
第１の接点を共通接続して接地し、第１、第２の
操作スイツチの第２の接点を夫々上記コンデンサ
の一極側の端子に放電用の抵抗を介して接続した
ものであるから、第１、第２の操作スイツチを
夫々第１の接点側に接続して、コンデンサに電源
を印加すると、コンデンサは充電されると共に、
ラツチングリレーが駆動され、リレー接点が反転
し、次にどちらの操作スイツチを第２の接点に接
続しても放電回路が形成されないため、ラツチン
グリレーは駆動されず、操作スイツチを共に第２
の接点側に切り換えると、放電回路が構成され
て、ラツチングリレーが駆動されてリレー接点は
反転するものであり、従つて、操作スイツチを入
力とした場合、リレー接点には出力としてAND
出力やNAND出力が得られるものである。また、
コンデンサに電源を印加していて且つ操作スイツ
チを第２の接点側から第１の接点側に切り換える
と、コンデンサの充電電流によりラツチングリレ
ーは反転し、次にどちらの操作スイツチを第２の
接点側に切り換えても放電回路が形成されないた
め、ラツチングリレーは駆動されず、両方の操作
スイツチを第２の接点に切り換えると、放電回路
が形成されてラツチングリレーが駆動されてリレ
ー接点が反転することで、操作スイツチを入力と
してリレー接点を出力とした場合に該リレー接点
にはOR出力やNOR出力が得られるもであり、従
つて、操作スイツチの操作により論理回路が形成
できる効果を奏し、しかも、消費電力を少なくで
きて直流電源容量を小さくできる上、ラツチング
リレーその他の回路素子の発熱を少なくできて温
度上昇による制御回路その他への悪影響を防止で
きるとともに使用周囲温度を高くできるという効
果を奏するものである。
第１図は本発明リレー論理回路の一実施例の回
路図、第２図は同上の他の実施例の回路図であ
る。 RL……ラツチングリレー、Ｃ……コンデン
サ、S1……操作スイツチ、S2……操作スイツチ、
R1……抵抗、R2……抵抗、s10，s20……共通接
点、s11，s21……第１の接点、s12，s22……第２の
接点。
路図、第２図は同上の他の実施例の回路図であ
る。 RL……ラツチングリレー、Ｃ……コンデン
サ、S1……操作スイツチ、S2……操作スイツチ、
R1……抵抗、R2……抵抗、s10，s20……共通接
点、s11，s21……第１の接点、s12，s22……第２の
接点。
Claims (1)
- １ 一極側の端子に電源が印加されるコンデンサ
の他極側に、論理出力を出力するリレー接点を有
するラツチングリレーを介して第１、第２の操作
スイツチの共通接続した共通接点を接続し、該第
１、第２の操作スイツチの第１の接点を共通接続
して接地し、第１、第２の操作スイツチの第２の
接点を夫々上記コンデンサの一極側の端子に放電
用の抵抗を介して接続して成るリレー論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3872279A JPS55131926A (en) | 1979-03-31 | 1979-03-31 | Relay logic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3872279A JPS55131926A (en) | 1979-03-31 | 1979-03-31 | Relay logic circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55131926A JPS55131926A (en) | 1980-10-14 |
| JPS6221208B2 true JPS6221208B2 (ja) | 1987-05-12 |
Family
ID=12533207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3872279A Granted JPS55131926A (en) | 1979-03-31 | 1979-03-31 | Relay logic circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55131926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280134A (ja) * | 1987-05-09 | 1988-11-17 | 大和ハウス工業株式会社 | 立体構造物の部材接合体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4876849U (ja) * | 1971-12-23 | 1973-09-22 |
-
1979
- 1979-03-31 JP JP3872279A patent/JPS55131926A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280134A (ja) * | 1987-05-09 | 1988-11-17 | 大和ハウス工業株式会社 | 立体構造物の部材接合体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55131926A (en) | 1980-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3973140A (en) | Control circuits for vehicle rear window heaters | |
| US3121802A (en) | Multivibrator circuit employing transistors of complementary types | |
| JPS6221208B2 (ja) | ||
| KR920011067A (ko) | 마이크로프로세서의 리셋트장치 | |
| US4015142A (en) | Electric timing circuitry with means to compensate for switch chatter | |
| US3512010A (en) | Switching circuit with hysteresis | |
| US3022467A (en) | Oscillator circuit with power transistor output stage | |
| US3214606A (en) | Retentive memory bistable multivibrator circuit with preferred starting means | |
| KR910017753A (ko) | 전력 온/오프 회로 | |
| US3596146A (en) | High efficiency multivibrator | |
| JPH056293B2 (ja) | ||
| JPH0432820Y2 (ja) | ||
| JPS58986Y2 (ja) | チエンカイロ | |
| JPH0422519Y2 (ja) | ||
| JPS583782U (ja) | 漏れ電流吸収回路 | |
| JPH082894Y2 (ja) | 電源スイッチ回路 | |
| JPS6114317Y2 (ja) | ||
| GB2025180A (en) | Transistor electronic switching circuits | |
| JPS5918747Y2 (ja) | ３値出力発生回路 | |
| GB872433A (en) | Improvements in or relating to bistable flip-flop circuits and relay circuit arrangements incorporating such circuits | |
| JPS5818355Y2 (ja) | 抵抗値切替回路 | |
| JPS623942Y2 (ja) | ||
| JPS635296Y2 (ja) | ||
| JPS6240410Y2 (ja) | ||
| JPS644289Y2 (ja) |