JPS62214367A - パルス時間測定回路 - Google Patents
パルス時間測定回路Info
- Publication number
- JPS62214367A JPS62214367A JP5878386A JP5878386A JPS62214367A JP S62214367 A JPS62214367 A JP S62214367A JP 5878386 A JP5878386 A JP 5878386A JP 5878386 A JP5878386 A JP 5878386A JP S62214367 A JPS62214367 A JP S62214367A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse signal
- reference clock
- signal
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
被測定パルス信号のパルス時間をカウントするべくカウ
ンタに供給されるクロックパルス信号としてパルス周期
の異なるものを用意し、それらクロックパルス信号のう
ちの被測定パルス信号対応のクロックパルス信号をセレ
クタで選択してそれをカウンタに供給する。カウンタの
カウント値は被測定パルス信号対応の選択制御信号と共
に演算器に入力され、演算器からパルス時間を出力する
。
ンタに供給されるクロックパルス信号としてパルス周期
の異なるものを用意し、それらクロックパルス信号のう
ちの被測定パルス信号対応のクロックパルス信号をセレ
クタで選択してそれをカウンタに供給する。カウンタの
カウント値は被測定パルス信号対応の選択制御信号と共
に演算器に入力され、演算器からパルス時間を出力する
。
これにより、各種被測定パルス信号のパルス時間を簡易
な構成の下で精度よく測定し得る。
な構成の下で精度よく測定し得る。
本発明は被測定パルス信号のパルス時間を計測するのに
好適なパルス時間測定回路に関する。
好適なパルス時間測定回路に関する。
従来、パルス信号のパルス時間を測定するに際しては、
第３図に示されるようなカウンタ１０゜１２、演算器１
４から構成されたパルス時間測定回路を用いて被測定信
号１００のパルス時間Ｔを測定することがなされていた
。即ち、カウンタ１０．１２にクロック信号１０２を与
え、被測定パルス信号１００をカウンタ１０のイネーブ
ル端子に与え、そしてカウンタ１０のキャリ信号をカウ
ンタ１２のイネーブル端子に与え、イネーブル端子がハ
イレベルの間だけクロック信号１０２のクロックパルス
を計数し、この計数値を出力端子ＱＡ、ＱＢ、ＱＣ，Ｑ
Ｄから演算器１４へ出力し、演算器１４においてカウン
タ１０，１２の計数値とクロックパルス信号１０２の１
パルス時間とを積算して被測定パルス信号１００のパル
ス時間Ｔを計測するように構成されていた。
第３図に示されるようなカウンタ１０゜１２、演算器１
４から構成されたパルス時間測定回路を用いて被測定信
号１００のパルス時間Ｔを測定することがなされていた
。即ち、カウンタ１０．１２にクロック信号１０２を与
え、被測定パルス信号１００をカウンタ１０のイネーブ
ル端子に与え、そしてカウンタ１０のキャリ信号をカウ
ンタ１２のイネーブル端子に与え、イネーブル端子がハ
イレベルの間だけクロック信号１０２のクロックパルス
を計数し、この計数値を出力端子ＱＡ、ＱＢ、ＱＣ，Ｑ
Ｄから演算器１４へ出力し、演算器１４においてカウン
タ１０，１２の計数値とクロックパルス信号１０２の１
パルス時間とを積算して被測定パルス信号１００のパル
ス時間Ｔを計測するように構成されていた。
しかしながら、第３図に示す従来の回路では、クロック
系が１系統であるために、クロックパルス信号１０２の
パルス幅を短い時間測定に都合の良いように定めると、
即ち、クロックパルス信号１０２を高速にすると、被測
定パルス信号１００の測定時間Ｔが長い場合にはカウン
タ１０，１２がオーバフローするためカウンタ１０，１
２の他に他のカウンタをカスケード接続しなければなら
なかった。
系が１系統であるために、クロックパルス信号１０２の
パルス幅を短い時間測定に都合の良いように定めると、
即ち、クロックパルス信号１０２を高速にすると、被測
定パルス信号１００の測定時間Ｔが長い場合にはカウン
タ１０，１２がオーバフローするためカウンタ１０，１
２の他に他のカウンタをカスケード接続しなければなら
なかった。
又、逆にクロックパルス信号１０２のパルス幅を長くし
て測定時間Ｔの長いものを測定するのに都合の良い値に
定めると、即ち、クロックパルス信号１０２を低速にす
ると、被測定パルス信号１００の測定時間Ｔが短い場合
には測定精度が悪くなるという欠点が生じた。
て測定時間Ｔの長いものを測定するのに都合の良い値に
定めると、即ち、クロックパルス信号１０２を低速にす
ると、被測定パルス信号１００の測定時間Ｔが短い場合
には測定精度が悪くなるという欠点が生じた。
このように、従来の回路では測定時間Ｔの長短によって
はカウンタの数を多くしなければ精度良く測定すること
ができなかった。
はカウンタの数を多くしなければ精度良く測定すること
ができなかった。
本発明は、前記従来の課題に鑑みて為されたものであり
、その目的は、カウンタの構成を複雑にすることなく測
定時間の相異なる被測定信号のパルス信号を精度良く測
定することができるパルス時間測定回路を提供すること
にある。
、その目的は、カウンタの構成を複雑にすることなく測
定時間の相異なる被測定信号のパルス信号を精度良く測
定することができるパルス時間測定回路を提供すること
にある。
前記目的を達成するために、本発明は、第１図に示す如
く、パルス周期が相異なる複数の基準クロックパルス信
号を発生するパルス発生器４０と、被測定パルス信号対
応の選択制御信号に応答してパルス発生器の出力信号群
のうち特定の基準クロックパルス信号を選択して出力す
るセレクタ３０と、被測定パルス信号のパルスに応答し
て、セレクタからの基準クロックパルス信号のクロック
パルス数を、被測定パルス信号のパルス時間の間計数す
るカウンタ５０と、カウンタの計数値と前記選択制御信
号とを基に被測定パルス信号のパルス時間を計測する演
算器３２とを有するパルス時間測定回路を構成したもの
である。
く、パルス周期が相異なる複数の基準クロックパルス信
号を発生するパルス発生器４０と、被測定パルス信号対
応の選択制御信号に応答してパルス発生器の出力信号群
のうち特定の基準クロックパルス信号を選択して出力す
るセレクタ３０と、被測定パルス信号のパルスに応答し
て、セレクタからの基準クロックパルス信号のクロック
パルス数を、被測定パルス信号のパルス時間の間計数す
るカウンタ５０と、カウンタの計数値と前記選択制御信
号とを基に被測定パルス信号のパルス時間を計測する演
算器３２とを有するパルス時間測定回路を構成したもの
である。
カウンタ５０に入力される被測定パルス信号のパルス幅
に応じて基準クロックパルス信号群の中から特定の基準
クロックパルス信号をセレクタ３０で選択してカウンタ
５０に出力する。そして被測定パルス信号のパルスに応
答してセレクタ３０からの基準クロックパルス信号のク
ロックパルス数を被測定パルス信号のパルス時間の間計
数する。
に応じて基準クロックパルス信号群の中から特定の基準
クロックパルス信号をセレクタ３０で選択してカウンタ
５０に出力する。そして被測定パルス信号のパルスに応
答してセレクタ３０からの基準クロックパルス信号のク
ロックパルス数を被測定パルス信号のパルス時間の間計
数する。
そしてカウンタ５０の計数値と選択制御信号とを基に被
測定パルス信号のパルス時間を計測する。
測定パルス信号のパルス時間を計測する。
第２図には本発明の好適な実施例の構成が示されている
。同図において、カウンタ２０のイネーブル端子（Ｅ）
にはセレクタ２２を介して被測定信号２００が供給され
ると共にセレクタ２２．インバータ２４を介して被測定
パルス信号２０２が、セレクタ２２．ＡＮＤゲート２６
を介して被測定パルス信号２０４．２０６が供給される
ようになっている。カウンタ２８のイネーブル端子（Ｅ
）にはカウンタ２０のキャリパルスが供給されるように
なっており、カウンタ２０．２Ｂのクロック端子（ＣＬ
Ｋ）にはセレクタ３０からの基準クロックパルス信号が
供給されるようになっている。
。同図において、カウンタ２０のイネーブル端子（Ｅ）
にはセレクタ２２を介して被測定信号２００が供給され
ると共にセレクタ２２．インバータ２４を介して被測定
パルス信号２０２が、セレクタ２２．ＡＮＤゲート２６
を介して被測定パルス信号２０４．２０６が供給される
ようになっている。カウンタ２８のイネーブル端子（Ｅ
）にはカウンタ２０のキャリパルスが供給されるように
なっており、カウンタ２０．２Ｂのクロック端子（ＣＬ
Ｋ）にはセレクタ３０からの基準クロックパルス信号が
供給されるようになっている。
このセレクタ３０には、パルス周期が相異なる複数の基
準クロックパルス信号３００，３０２，３０４，３０６
，３０８を出力するパルス発生器（図示省略）からの信
号が供給されるようになっており、制御手段（図示省略
）からの選択制御信号によって基準クロックパルス信号
群の中から特定の基準クロックパルス信号を選択して出
力するようになっている。又演算器３２にはカウンタ２
０゜２８の計数値が順次供給されると共に、セレクタ３
０によって選択された基準クロックパルス信号の１パル
ス時間の情報が選択制御信号によって供給されるように
なっている。
準クロックパルス信号３００，３０２，３０４，３０６
，３０８を出力するパルス発生器（図示省略）からの信
号が供給されるようになっており、制御手段（図示省略
）からの選択制御信号によって基準クロックパルス信号
群の中から特定の基準クロックパルス信号を選択して出
力するようになっている。又演算器３２にはカウンタ２
０゜２８の計数値が順次供給されると共に、セレクタ３
０によって選択された基準クロックパルス信号の１パル
ス時間の情報が選択制御信号によって供給されるように
なっている。
以上の構成において、セレクタ２２によって被測定パル
ス信号２００が選択され、こめ被測定パルス信号がカウ
ンタ２０へ入力されたときには被測定パルス信号２００
のパルス幅に応じて基準クロックパルス信号群の中から
被測定パルス信号２００のパルス時間Ｔを計測するに最
適な基準クロックパルス信号をセレクタ３０を介して選
択出力する。そして選択された基準クロックパルス信号
をカウンタ２０，２８へ出力する。カウンタ２０゜２８
は選択された基準クロックパルス信号のクロックパルス
数を被測定パルス信号２００のパルス時間Ｔの間計数し
、計数値を演算器３２へ出力する。演算器３２はカウン
タ２０，２８からの計数値とセレクタ３０のための選択
制御信号とを用いて被測定パルス信号２００のパルス時
間Ｔを計測する。
ス信号２００が選択され、こめ被測定パルス信号がカウ
ンタ２０へ入力されたときには被測定パルス信号２００
のパルス幅に応じて基準クロックパルス信号群の中から
被測定パルス信号２００のパルス時間Ｔを計測するに最
適な基準クロックパルス信号をセレクタ３０を介して選
択出力する。そして選択された基準クロックパルス信号
をカウンタ２０，２８へ出力する。カウンタ２０゜２８
は選択された基準クロックパルス信号のクロックパルス
数を被測定パルス信号２００のパルス時間Ｔの間計数し
、計数値を演算器３２へ出力する。演算器３２はカウン
タ２０，２８からの計数値とセレクタ３０のための選択
制御信号とを用いて被測定パルス信号２００のパルス時
間Ｔを計測する。
このように、被測定パルス信号２００の測定時間Ｔに応
じて基準クロックパルス信号群の中から特定の基準クロ
ックパルス信号を選択してカウンタ２０，２８へ出力す
れば、カウンタ２０，２Ｂがオーバフローする事なく被
測定パルス信号２００の測定時間Ｔを精度良く測定する
ことができる。
じて基準クロックパルス信号群の中から特定の基準クロ
ックパルス信号を選択してカウンタ２０，２８へ出力す
れば、カウンタ２０，２Ｂがオーバフローする事なく被
測定パルス信号２００の測定時間Ｔを精度良く測定する
ことができる。
又、被測定パルス信号２０２のパルス時間を測定する場
合にはインバータ２４によってパルス信号を反転し、又
、パルス信号２０４，２０６の立ち上がりの時間差を測
定したい場合には測定信号２０６を反転すると共に反転
した信号と測定信号２０４との論理積をＡＮＤゲート２
６によって求め、これらの信号をそれぞれセレクタ２２
によってカウンタ２０のイネーブル端子に供給すれば、
測定信号２０２，２０４．２０６のパルス時間及び立ち
上がり時間差を測定することは可能である。
合にはインバータ２４によってパルス信号を反転し、又
、パルス信号２０４，２０６の立ち上がりの時間差を測
定したい場合には測定信号２０６を反転すると共に反転
した信号と測定信号２０４との論理積をＡＮＤゲート２
６によって求め、これらの信号をそれぞれセレクタ２２
によってカウンタ２０のイネーブル端子に供給すれば、
測定信号２０２，２０４．２０６のパルス時間及び立ち
上がり時間差を測定することは可能である。
以上説明したように本発明によれば、基準クロックパル
ス信号群のうち被測定パルス信号のパルス幅に応じて特
定の基準クロックパルス信号をカウンタに与え、この基
準クロックパルス信号を基に被測定パルス信号の測定時
間を計測するようにしたため、カウンタの構成を複雑に
しなくてもカウンタがオーバフローせずに被測定パルス
信号のパルス時間を精度良く測定することができるとい
う優れた効果が得られる。
ス信号群のうち被測定パルス信号のパルス幅に応じて特
定の基準クロックパルス信号をカウンタに与え、この基
準クロックパルス信号を基に被測定パルス信号の測定時
間を計測するようにしたため、カウンタの構成を複雑に
しなくてもカウンタがオーバフローせずに被測定パルス
信号のパルス時間を精度良く測定することができるとい
う優れた効果が得られる。
【図面の簡単な説明】
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示す構成図、第３図は従来
の回路の構成図である。 第１図及び第２図において、 ２０．２８．５０はカウンタ、 ２２．３０はセレクタ、 ３２は演算器である。
の回路の構成図である。 第１図及び第２図において、 ２０．２８．５０はカウンタ、 ２２．３０はセレクタ、 ３２は演算器である。
Claims (1)
- 【特許請求の範囲】 パルス周期が相異なる複数の基準クロックパルス信号を
発生するパルス発生器（４０）と、被測定パルス信号対
応の選択制御信号に応答してパルス発生器の出力信号群
のうち特定の基準クロックパルス信号を選択して出力す
るセレクタ（３０）と、 被測定パルス信号のパルスに応答して、セレクタからの
基準クロックパルス信号のクロックパルス数を、被測定
パルス信号のパルス時間の間計数するカウンタ（５０）
と、 カウンタの計数値と前記選択制御信号とを基に被測定パ
ルス信号のパルス時間を計測する演算器（３２）とを有
することを特徴とするパルス時間測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5878386A JPS62214367A (ja) | 1986-03-17 | 1986-03-17 | パルス時間測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5878386A JPS62214367A (ja) | 1986-03-17 | 1986-03-17 | パルス時間測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62214367A true JPS62214367A (ja) | 1987-09-21 |
Family
ID=13094167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5878386A Pending JPS62214367A (ja) | 1986-03-17 | 1986-03-17 | パルス時間測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62214367A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04310874A (ja) * | 1991-04-09 | 1992-11-02 | Fujitsu Ltd | パルス幅カウンタ回路 |
| JP2011191178A (ja) * | 2010-03-15 | 2011-09-29 | Tesetsuku:Kk | 時間幅測定装置 |
-
1986
- 1986-03-17 JP JP5878386A patent/JPS62214367A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04310874A (ja) * | 1991-04-09 | 1992-11-02 | Fujitsu Ltd | パルス幅カウンタ回路 |
| JP2011191178A (ja) * | 2010-03-15 | 2011-09-29 | Tesetsuku:Kk | 時間幅測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220672B1 (ko) | 병렬구조를 갖는 시간간격 측정기 | |
| US3221250A (en) | Digital frequency meter | |
| US3928797A (en) | Circuit for converting a frequency into a binary number | |
| JPS5833490B2 (ja) | 温度測定装置 | |
| US3693097A (en) | Gate control apparatus for setting the input signal counting interval | |
| RU2278390C1 (ru) | Цифровой частотомер | |
| SU721796A1 (ru) | Рециркул ционный измерительный преобразователь врем -код | |
| JPS6457189A (en) | Method for counting discrete pulse | |
| SU550586A1 (ru) | Цифровой двухканальный измеритель средней частоты | |
| JPS63187913A (ja) | パルスデユ−テイ検出回路 | |
| SU697962A1 (ru) | Измеритель флюктуаций периодов следовани импульсов | |
| SU1112309A1 (ru) | Цифровой фазометр | |
| SU960650A1 (ru) | Устройство дл измерени отношени средних скоростей счета двух импульсных потоков | |
| SU1282254A1 (ru) | Устройство дл сравнени фаз | |
| JPS5965265A (ja) | 位相測定装置 | |
| RU2255366C1 (ru) | Устройство для измерения серий временных интервалов | |
| SU781708A1 (ru) | Преобразователь сдвига фаз в цифровой код | |
| SU543885A1 (ru) | Цифровой фазометр | |
| US3581069A (en) | Frequency to binary converter | |
| SU582580A1 (ru) | Устройство дл измерени коэффициента ошибок | |
| SU440609A1 (ru) | Электронносчетный частотомер | |
| SU1282016A1 (ru) | Устройство дл измерени скорости изменени частоты | |
| SU748269A1 (ru) | Формирователь измерительного интервала цифрового частотомерапериодомера | |
| SU875325A1 (ru) | Цифровой автоматический измеритель интервалов времени | |
| SU579702A1 (ru) | Устройство автоматического измерени коэффициента ошибок |