JPS62237883A - Ｓｃｈ位相検出回路 - Google Patents
Ｓｃｈ位相検出回路Info
- Publication number
- JPS62237883A JPS62237883A JP61081616A JP8161686A JPS62237883A JP S62237883 A JPS62237883 A JP S62237883A JP 61081616 A JP61081616 A JP 61081616A JP 8161686 A JP8161686 A JP 8161686A JP S62237883 A JPS62237883 A JP S62237883A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pulse
- signal
- sch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１例えばスイッチャやＶＴＲ編集などで２系統
以上のビデオ信号を組合せる場合に、各ビデオ信号の５
ＣＩ（位相（サブキャリアと水平同期信号の位相関係）
を一致させるのだ使用して好逅なＳＣＨ位相検出回路に
関する。
以上のビデオ信号を組合せる場合に、各ビデオ信号の５
ＣＩ（位相（サブキャリアと水平同期信号の位相関係）
を一致させるのだ使用して好逅なＳＣＨ位相検出回路に
関する。
本発明は、水平同期信号に対するサブキャリアの位相、
即ち８ＣＩ位相を検出するＳＣＨ位相検出回路において
、 ＳＣＨ位相が基準に入っているか、どちらにずれて
いるかという重要な点のみを検出表示できるようにした
ことによ抄１回路を簡単かつ安価に構成できるようにし
たものである。
即ち８ＣＩ位相を検出するＳＣＨ位相検出回路において
、 ＳＣＨ位相が基準に入っているか、どちらにずれて
いるかという重要な点のみを検出表示できるようにした
ことによ抄１回路を簡単かつ安価に構成できるようにし
たものである。
スイッチャやＶＴＲ編集などで２系統以上のビデオ信号
を組合せる場合に、各ビデオ信号のＳＣＨ位相が一致し
ていないと信号の切換り点において。
を組合せる場合に、各ビデオ信号のＳＣＨ位相が一致し
ていないと信号の切換り点において。
画質劣化を生じる。これを防ぐには、２系統以上のビデ
オ信号のＳＣＨ位相が一致するように調整してやればよ
い。
オ信号のＳＣＨ位相が一致するように調整してやればよ
い。
このＳＣＨ位相のｉｉｌ！整には従来５Ｃ）（位相測定
器が使用さｎているが、この測定器は大変高価であると
いう不都合があった。
器が使用さｎているが、この測定器は大変高価であると
いう不都合があった。
ところで、上述したようにＳＣＨ位相の調整のためには
、 ５ＣＩ（位相が基準に入っているかどうか。
、 ５ＣＩ（位相が基準に入っているかどうか。
どちらにず几ているかの２点がわかｎばよい。
本発明は斯る点に鑑み１回路を簡単かつ安価に構成する
ことができるようにしたものである。
ことができるようにしたものである。
本発明は、フィールド情報１例えばファーストフィール
ｒノ４ルスＰ□から第１の検出点を設定する第１のノク
ルスＰ１ｔ−形成するパルス形成回路１例えばモノマル
チバイブレータ（２）と％第１のノ９ルスＰ１を一定時
間遅延させて１″または２以上の第２の検出点を設定す
る１または２以上の第２のノ４ルスＰ２を形成する遅延
回路（５）と、第１及び第２のノ４ルスＰ及びＰ２が供
給されると共にサブキャリアに同期した信号Ｓｓｃが供
給され、この信号Ｓ８ｃの第１及び第２の検出点の極性
を検出する検出回路（４）（７）と、この検出回路（４
） 、 （７）の出力Ｓ１．Ｓ２が供給され、サブキャ
リアの位相が表示される表示回路（１０ｍ）〜（１０ｄ
）とと有してなるものである。
ｒノ４ルスＰ□から第１の検出点を設定する第１のノク
ルスＰ１ｔ−形成するパルス形成回路１例えばモノマル
チバイブレータ（２）と％第１のノ９ルスＰ１を一定時
間遅延させて１″または２以上の第２の検出点を設定す
る１または２以上の第２のノ４ルスＰ２を形成する遅延
回路（５）と、第１及び第２のノ４ルスＰ及びＰ２が供
給されると共にサブキャリアに同期した信号Ｓｓｃが供
給され、この信号Ｓ８ｃの第１及び第２の検出点の極性
を検出する検出回路（４）（７）と、この検出回路（４
） 、 （７）の出力Ｓ１．Ｓ２が供給され、サブキャ
リアの位相が表示される表示回路（１０ｍ）〜（１０ｄ
）とと有してなるものである。
上述構成において１例えば２つのビデオ信号のサブキャ
リアの位相が同じとき、即ちＳＣＨ位相が一致している
ときには、夫々に対して事９７１ａＢを用いたとき夫々
の第１．第２の検出点の極性が一致し。
リアの位相が同じとき、即ちＳＣＨ位相が一致している
ときには、夫々に対して事９７１ａＢを用いたとき夫々
の第１．第２の検出点の極性が一致し。
検出回路（４） 、 （７）の出力ｓ、 、 ｓ２が同
じくなり、表示回路（１０ｍ）〜（１０ｄ）には同じ表
示がなされる。
じくなり、表示回路（１０ｍ）〜（１０ｄ）には同じ表
示がなされる。
以下、第１図を参照しながら本発明の一実施例について
説明しよう。
説明しよう。
同図において、端子（１）には例えばカラーフレーミン
グ検出回路（図示せず）よシファーストフィールドパル
スｐｒｙが供給される。例えばＮＴＳ Ｃ方式の場合、
カラーフィールドが第２図Ａに示すように４フイールド
であシ、パルスＰｒｒは同図Ｂに示すように得られる。
グ検出回路（図示せず）よシファーストフィールドパル
スｐｒｙが供給される。例えばＮＴＳ Ｃ方式の場合、
カラーフィールドが第２図Ａに示すように４フイールド
であシ、パルスＰｒｒは同図Ｂに示すように得られる。
この・やルスＰＦＦは端子（１）よシモノマルチパイブ
レータ（２）に供給される。このモノマルチバイブレー
タ（２）からはパルスＰＦＦの立上りよシ所定時間τ１
だけ遅れた。同図Ｃに示すように所定のノ４ルス幅を有
するパルスＰ１が出力される。
レータ（２）に供給される。このモノマルチバイブレー
タ（２）からはパルスＰＦＦの立上りよシ所定時間τ１
だけ遅れた。同図Ｃに示すように所定のノ４ルス幅を有
するパルスＰ１が出力される。
この所定時間τ、は可変抵抗器（３）の調整で任意に調
整することができる。このノ臂ルスＰ、はＤフリップフ
ロップ（４）のクロック端子に供給され、このＤフリッ
プフロップはノ４ルスＰ１の立上りでＤ入力がＱ出力に
セットさｎる。
整することができる。このノ臂ルスＰ、はＤフリップフ
ロップ（４）のクロック端子に供給され、このＤフリッ
プフロップはノ４ルスＰ１の立上りでＤ入力がＱ出力に
セットさｎる。
また、・臂ルスＰ１は遅延回路（５）に供給さｎ、この
遅延回路（５）からは、第２図りに示すようにパルスＰ
１が所定時間τ２だけ遅延された／４’ルスＰ２が出力
される、この時間τ２は可変抵抗器（６）の調整で任意
に調整することができる。このパルスＰ２はＤフリップ
フロップ （７）のクロック端子に供給さル、このＤフ
リップフロップ（７）は・母ルスＰ２の立上りでＤ入力
がＱ出力にセットさ九る。
遅延回路（５）からは、第２図りに示すようにパルスＰ
１が所定時間τ２だけ遅延された／４’ルスＰ２が出力
される、この時間τ２は可変抵抗器（６）の調整で任意
に調整することができる。このパルスＰ２はＤフリップ
フロップ （７）のクロック端子に供給さル、このＤフ
リップフロップ（７）は・母ルスＰ２の立上りでＤ入力
がＱ出力にセットさ九る。
また、端子（８）にはサブキャリアに同期した信号（例
えばＮＴＳＣ方式では３．５８ＭＨｚの信号） Ｓ８Ｃ
が供給さｎ、この信号Ｓｓｃは、Ｄ７リツデフロツデ（
４）及び（７）のＤ入力端子に供給される。
えばＮＴＳＣ方式では３．５８ＭＨｚの信号） Ｓ８Ｃ
が供給さｎ、この信号Ｓｓｃは、Ｄ７リツデフロツデ（
４）及び（７）のＤ入力端子に供給される。
また、Ｄフリップフロップ（４）及び（７）のＱ出力端
子に得られる信号Ｓ１及びｓ２はデコーダ（９）の入力
端子Ａ及びＢに夫々供給される。このデコーダ（９）は
、入力端子Ａ及びＢに、夫々高レベル１１″及び高レベ
ル″１′″の信号が供給されると、出力端子ａにのみ低
レベル＠Ｏ″の信号が出力さｎ、夫々低レベル１０″及
び高レベル＠１”が供給されると、出力端子すにのみ低
レベル“Ｏｍの信号が出方され、夫夫高レベル″″１”
及び低レベル″ｏ”が供給さルると。
子に得られる信号Ｓ１及びｓ２はデコーダ（９）の入力
端子Ａ及びＢに夫々供給される。このデコーダ（９）は
、入力端子Ａ及びＢに、夫々高レベル１１″及び高レベ
ル″１′″の信号が供給されると、出力端子ａにのみ低
レベル＠Ｏ″の信号が出力さｎ、夫々低レベル１０″及
び高レベル＠１”が供給されると、出力端子すにのみ低
レベル“Ｏｍの信号が出方され、夫夫高レベル″″１”
及び低レベル″ｏ”が供給さルると。
出力端子Ｃにのみ低レベル″０＃の信号が出力され。
夫々低レベル″Ｏ″及び低レベル＠Ｏ”が供給されると
、出力端子ｄにのみ低レベル″″０”の信号が出力され
る。
、出力端子ｄにのみ低レベル″″０”の信号が出力され
る。
また、デコーダ（９）の出力端子ａ−ｄは夫々発光ダイ
オード（１０ａ） 〜（１０ｄ）及び抵抗器（１１ａ）
〜（ｌｌｄ）を介して電源端子（６）に接続される。
オード（１０ａ） 〜（１０ｄ）及び抵抗器（１１ａ）
〜（ｌｌｄ）を介して電源端子（６）に接続される。
以上の構成において、・やルスＰ１及ヒＰ２！＞Ｅ第３
図Ａ及びＢに示されるとき、信号ｓｓｃが同図ＣｉＣ示
すような位相にあるときには、信号Ｓ、及びｓ２は夫々
高レベル＠１′″及び高レベル＠１”となり、デコーダ
（９）の出力端子ａに低レベル”じの信号が出力される
ので１発光ダイオード（１０ａ）が発光する。
図Ａ及びＢに示されるとき、信号ｓｓｃが同図ＣｉＣ示
すような位相にあるときには、信号Ｓ、及びｓ２は夫々
高レベル＠１′″及び高レベル＠１”となり、デコーダ
（９）の出力端子ａに低レベル”じの信号が出力される
ので１発光ダイオード（１０ａ）が発光する。
また、信号Ｓ８６が同図りに示すような位相にあるとき
には、信号Ｓ 及びＳ２は夫々低レベル”０″及び高レ
ベル″１”となり、デコーダ（９）の出力端子すに低レ
ベル”Ｏ”の信号が出力さｎるので１発光ダイオード（
１０ｂ）が発光する。また、信号Ｓｓｃが同図Ｅに示す
ような位相にあるときには、信号Ｓ、及びＳ２は夫々高
レベル“１ｍ及び低レベル”０”となり。
には、信号Ｓ 及びＳ２は夫々低レベル”０″及び高レ
ベル″１”となり、デコーダ（９）の出力端子すに低レ
ベル”Ｏ”の信号が出力さｎるので１発光ダイオード（
１０ｂ）が発光する。また、信号Ｓｓｃが同図Ｅに示す
ような位相にあるときには、信号Ｓ、及びＳ２は夫々高
レベル“１ｍ及び低レベル”０”となり。
デコーダ（９）の出力端子Ｃに低レベル″ｌＯ″の信号
が出力されるので１発光ダイオー”（１０ｃ）が発光す
る。さらに、信号Ｓ８ｃが同図Ｆに示すような位相にあ
るときには、信号Ｓ１及びＳ２は夫々低レベル”Ｏ′″
及び低レベル゛０”となり、デコーダ（９）の出力端子
ｄに低レベル″Ｏ＃の信号が出力されるので。
が出力されるので１発光ダイオー”（１０ｃ）が発光す
る。さらに、信号Ｓ８ｃが同図Ｆに示すような位相にあ
るときには、信号Ｓ１及びＳ２は夫々低レベル”Ｏ′″
及び低レベル゛０”となり、デコーダ（９）の出力端子
ｄに低レベル″Ｏ＃の信号が出力されるので。
発光ダイオ−１’（ｔｏｄ）が発光する。
尚、遅延回路（５）の遅延時間τ２を可変することによ
って１発光ダイオード（１０ｍ）の発光する範囲を可変
することができる。即ち、τ２を大きくするほど範囲は
狭くなる。
って１発光ダイオード（１０ｍ）の発光する範囲を可変
することができる。即ち、τ２を大きくするほど範囲は
狭くなる。
本例を用いて１例えば基準ビデオ信号に対するサブキャ
リアの位相、即ちＳＣＨ位相を検出表示することができ
る。まず基準のビデオ信号について本例を用い、このと
きモノマルチバイブレータ（２）からパルスＰ、が出力
される時間τ、を調整して。
リアの位相、即ちＳＣＨ位相を検出表示することができ
る。まず基準のビデオ信号について本例を用い、このと
きモノマルチバイブレータ（２）からパルスＰ、が出力
される時間τ、を調整して。
信号Ｓｓｃが、／４１ルスＰ４． Ｐ２に対して第３図
Ｃ［示すような位相関係となるように、即ち発光ダイオ
−ｌ’（１０＆）が発光する状態とする。つぎに、サツ
Φヤリアの位相、即ちＳＣＨ位相を検出表示すべきビデ
オ信号について本例を用い、このとき１発光／（、ｔ
−１７（１０ｍ）〜（１０ｄ）のどれが発光するか観察
する。発光ダイオ−１’ （１０ｍ）が発光していると
きにはＳＣＨ位相は基準のビデオ信号と一致しているこ
とがわか９１発光ダイオード（１０ｂ）が発光している
ときにはＳＣＨ位相は基準のぎデオ信号より遅れている
ことがわかシ１発光ダイオ−ｒ （１０ｅ）が発光して
いるときにはＳＣＨ位相は基準のビデオ信号より進んで
いることがわかシ、さらに発光ダイオード（１０ｄ）が
発光してｈるときにはＳＣＨ位相は反転していることが
わかる。
Ｃ［示すような位相関係となるように、即ち発光ダイオ
−ｌ’（１０＆）が発光する状態とする。つぎに、サツ
Φヤリアの位相、即ちＳＣＨ位相を検出表示すべきビデ
オ信号について本例を用い、このとき１発光／（、ｔ
−１７（１０ｍ）〜（１０ｄ）のどれが発光するか観察
する。発光ダイオ−１’ （１０ｍ）が発光していると
きにはＳＣＨ位相は基準のビデオ信号と一致しているこ
とがわか９１発光ダイオード（１０ｂ）が発光している
ときにはＳＣＨ位相は基準のぎデオ信号より遅れている
ことがわかシ１発光ダイオ−ｒ （１０ｅ）が発光して
いるときにはＳＣＨ位相は基準のビデオ信号より進んで
いることがわかシ、さらに発光ダイオード（１０ｄ）が
発光してｈるときにはＳＣＨ位相は反転していることが
わかる。
このように本例によれば、サブキャリア位相。
即ちＳＣＨ位相が基準に入っているか、どちらにずれて
いるかという重要な点を検出表示することができ１回路
を簡単かつ安価に構成することができる。
いるかという重要な点を検出表示することができ１回路
を簡単かつ安価に構成することができる。
尚、上述実施例においては、ノクルスＰ１．Ｐ２による
２つの検出点における信号Ｓｓｃの極性でサブキャリア
の位相、即ちＳＣＨ位相を検出表示するものであるが、
検出点の数をさらに増すことにより。
２つの検出点における信号Ｓｓｃの極性でサブキャリア
の位相、即ちＳＣＨ位相を検出表示するものであるが、
検出点の数をさらに増すことにより。
より細かな検出表示が可能となる。
以上述べた本発明によｎば、サブキャリアの位相、即ち
ＳＣＨ位相が基準に入っているか、どちらにずれでいる
かという重要な点のみを検出表示する構成としたので１
回路を簡単かつ安価に構成することができる。
ＳＣＨ位相が基準に入っているか、どちらにずれでいる
かという重要な点のみを検出表示する構成としたので１
回路を簡単かつ安価に構成することができる。
第１図は本発明の一実施例を示す構成図、第２図及び第
３図はその説明のための図である。 （２）はモノマルチバイブレータ、 （４）及び（７）
は夫々Ｄフリッグフロッグ、（５）は遅延回路、（９）
はデコーダ、（１０ｍ）〜（１０ｄ）は発光ダイオード
である。
３図はその説明のための図である。 （２）はモノマルチバイブレータ、 （４）及び（７）
は夫々Ｄフリッグフロッグ、（５）は遅延回路、（９）
はデコーダ、（１０ｍ）〜（１０ｄ）は発光ダイオード
である。
Claims (1)
- 【特許請求の範囲】 （ａ）フィールド情報から第１の検出点を設定する第１
のパルスを形成するパルス形成回路と、 （ｂ）上記第１のパルスを一定時間遅延させて１または
２以上の第２の検出点を設定する１または２以上の第２
のパルスを形成する遅延回路と、 （ｃ）上記第１及び第２のパルスが供給されると共にサ
ブキヤリアに同期した信号が供給され、この信号の上記
第１及び第２の検出点の極性を検出する検出回路と、 （ｄ）この検出回路の出力が供給され、上記サブキャリ
アの位相が表示される表示回路とを有してなるＳＣＨ位
相検出回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081616A JPS62237883A (ja) | 1986-04-09 | 1986-04-09 | Ｓｃｈ位相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081616A JPS62237883A (ja) | 1986-04-09 | 1986-04-09 | Ｓｃｈ位相検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62237883A true JPS62237883A (ja) | 1987-10-17 |
Family
ID=13751252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61081616A Pending JPS62237883A (ja) | 1986-04-09 | 1986-04-09 | Ｓｃｈ位相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62237883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03235598A (ja) * | 1990-02-13 | 1991-10-21 | Matsushita Electric Ind Co Ltd | Ｓｃｈ検出装置 |
-
1986
- 1986-04-09 JP JP61081616A patent/JPS62237883A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03235598A (ja) * | 1990-02-13 | 1991-10-21 | Matsushita Electric Ind Co Ltd | Ｓｃｈ検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731799A (en) | Pixel-wise video registration system | |
| JPS62237883A (ja) | Ｓｃｈ位相検出回路 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| KR100283606B1 (ko) | 클램프점 표시장치 및 방법 | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| KR840008158A (ko) | 동기표시장치 | |
| JPH0771214B2 (ja) | テレビジヨンカメラ装置 | |
| JP2701273B2 (ja) | 発振出力制御回路 | |
| KR900007983Y1 (ko) | 비데오 카메라의 칼라바 펄스 발생기 | |
| KR910011067A (ko) | 촬상장치 | |
| JPH01317088A (ja) | ビデオ信号処理装置 | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| SU711569A1 (ru) | Устройство дл выделени кода | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPH02131095A (ja) | Ｐａｌ信号のｓｃｈ位相検出装置 | |
| JP2841392B2 (ja) | 映像信号回路 | |
| JPH057136A (ja) | 信号発生装置 | |
| TH20494B (th) | เครื่องนับเส้นแนวนอนที่ไม่ไวต่อการเปลี่ยนเฟสขนาดใหญ่ของสัญญาณวิดีโอ | |
| JPS62154977A (ja) | クランプパルス発生回路 | |
| JPS61280123A (ja) | Ｐｌｌ回路 | |
| JPH04324492A (ja) | モニタインターフェース | |
| KR980013245A (ko) | 편향 신호 펄스 세이퍼 회로 | |
| TH17942A (th) | เครื่องนับเส้นแนวนอนที่ไม่ไวต่อการเปลี่ยนเฟสขนาดใหญ่ของสัญญาณวิดีโอ | |
| JPH03265279A (ja) | 同期信号検出回路 | |
| JPS63128220A (ja) | 距離測定装置用演算回路 |