JPS6224923B2 - - Google Patents
Info
- Publication number
- JPS6224923B2 JPS6224923B2 JP56074193A JP7419381A JPS6224923B2 JP S6224923 B2 JPS6224923 B2 JP S6224923B2 JP 56074193 A JP56074193 A JP 56074193A JP 7419381 A JP7419381 A JP 7419381A JP S6224923 B2 JPS6224923 B2 JP S6224923B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- inductor
- magnetic material
- printed
- composite laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の詳細な説明】
本発明は複合積層インダクタの構造に関する。
従来、複数のインダクタを用いて回路を構成す
るには別々に製作されたインダクタを他の回路部
品と組合せ、プリント基板等へ取付け、インダク
タと他の回路部品とを適宜に配線接続する必要が
あつた。従つて、インダクタの取付けが面倒で複
雑な組立工程を必要とし、さらに組立てられた回
路装置の小形化にも限界があつた。
るには別々に製作されたインダクタを他の回路部
品と組合せ、プリント基板等へ取付け、インダク
タと他の回路部品とを適宜に配線接続する必要が
あつた。従つて、インダクタの取付けが面倒で複
雑な組立工程を必要とし、さらに組立てられた回
路装置の小形化にも限界があつた。
従つて、本発明の目的は単一の部品として構成
されてはいるが複数のインダクタとして動作する
複合積層チツプインダクタを提供することを目的
とする。本発明の複合積層チツプインダクタは、
磁性フエライト等の電気絶縁性の磁性粉末を適宜
のバインダー（ブチラール樹脂等）と混練してペ
ースト化したものから印刷するなり延ばすなりし
て磁性層を形成し、その上に別々の複数のコイル
形成用の導体パターンを金属粉末（Ag―Pd、Pd
等）のペーストから印刷して形成し、その上に磁
性層を印刷し、さらに、下側の導体パターンに接
続する複数の別々のコイル形成用導体パターンを
印刷し、以下所定の積層数が得られるまでこの積
層を行う。各コイルが出来るだけ独立性の高いイ
ンダクタを構成するようにコイル間には空隙ない
しスロツト部を形成する。
されてはいるが複数のインダクタとして動作する
複合積層チツプインダクタを提供することを目的
とする。本発明の複合積層チツプインダクタは、
磁性フエライト等の電気絶縁性の磁性粉末を適宜
のバインダー（ブチラール樹脂等）と混練してペ
ースト化したものから印刷するなり延ばすなりし
て磁性層を形成し、その上に別々の複数のコイル
形成用の導体パターンを金属粉末（Ag―Pd、Pd
等）のペーストから印刷して形成し、その上に磁
性層を印刷し、さらに、下側の導体パターンに接
続する複数の別々のコイル形成用導体パターンを
印刷し、以下所定の積層数が得られるまでこの積
層を行う。各コイルが出来るだけ独立性の高いイ
ンダクタを構成するようにコイル間には空隙ない
しスロツト部を形成する。
以下、本発明の実施例を図面に関連して詳しく
説明する。
説明する。
第１図は本発明の複合積層チツプインダクター
の製造の第１工程を示し、前記のように構成され
る磁性材料のペーストから製作した磁性層１を先
ず用意する。なお四偶のうち２の部分を除く他の
隅３は斜めになつている。磁性層のこの外形は以
後の積層工程でも維持されて積層チツプインダク
タの方向規制用に用いられる。次に、４つの辺か
ら鉤形にコイル形成用パターン４，５，６，７が
印刷され、それらの引出端ａ，ｃ，ｅ，ｇをそれ
ぞれ各辺へ引出す。次に第２図に示すように導体
４，５，６，７の端が露出するようにして磁性層
８，９，１０，１１を印刷し、その上に導体４，
５，６，７に接続する半円形または半楕円形の導
体１２，１３，１４，１５をそれぞれ印刷する。
第３図に示す工程に移つて、導体１２，１３，１
４，１５の端部を露出するようにして磁性層１６
を印刷し、さらに導体１２，１３，１４，１５へ
それぞれ接続する半円形ないし半楕円形の導体１
７，１８，１９，２０を印刷する。次にこれらの
導体１７，１８，１９，２０にそれぞれ接続する
鉤形の導体２１，２２，２３，２４を印刷して各
辺に引出してそれぞれ引出端ｂ，ｄ，ｆ，ｈとす
る。なお、第２〜３図の工程を所望の回数反復し
てインダクタンス値を調整することができる。最
後に積層体の最上層として全面に磁性層２５を印
刷する。
の製造の第１工程を示し、前記のように構成され
る磁性材料のペーストから製作した磁性層１を先
ず用意する。なお四偶のうち２の部分を除く他の
隅３は斜めになつている。磁性層のこの外形は以
後の積層工程でも維持されて積層チツプインダク
タの方向規制用に用いられる。次に、４つの辺か
ら鉤形にコイル形成用パターン４，５，６，７が
印刷され、それらの引出端ａ，ｃ，ｅ，ｇをそれ
ぞれ各辺へ引出す。次に第２図に示すように導体
４，５，６，７の端が露出するようにして磁性層
８，９，１０，１１を印刷し、その上に導体４，
５，６，７に接続する半円形または半楕円形の導
体１２，１３，１４，１５をそれぞれ印刷する。
第３図に示す工程に移つて、導体１２，１３，１
４，１５の端部を露出するようにして磁性層１６
を印刷し、さらに導体１２，１３，１４，１５へ
それぞれ接続する半円形ないし半楕円形の導体１
７，１８，１９，２０を印刷する。次にこれらの
導体１７，１８，１９，２０にそれぞれ接続する
鉤形の導体２１，２２，２３，２４を印刷して各
辺に引出してそれぞれ引出端ｂ，ｄ，ｆ，ｈとす
る。なお、第２〜３図の工程を所望の回数反復し
てインダクタンス値を調整することができる。最
後に積層体の最上層として全面に磁性層２５を印
刷する。
以上の工程で構成された積層体には第４〜５図
に示すように、貫通孔２６を形成して、ａ〜ｂ
間、ｃ〜ｄ間、ｅ〜ｆ間及びｇ〜ｈ間に形成され
るインダクタL1，L2，L3，L4の相互結合を防止
し、さらに必要ならば第４図に示すようにコイル
間にスリツト２７を入れてさらに相互係合を防止
する。こうしてインダクタをほぼ独立させること
ができる。
に示すように、貫通孔２６を形成して、ａ〜ｂ
間、ｃ〜ｄ間、ｅ〜ｆ間及びｇ〜ｈ間に形成され
るインダクタL1，L2，L3，L4の相互結合を防止
し、さらに必要ならば第４図に示すようにコイル
間にスリツト２７を入れてさらに相互係合を防止
する。こうしてインダクタをほぼ独立させること
ができる。
次に、第４〜５図に示す段階まで完成した積層
体を焼成炉に入れて所定の高温で所定の時間焼成
する。焼成により各磁性層は互に融着して全体的
に一体化した積層体となる。最後に、Ag，Cu，
Niなどの導電粉末のペーストを積層体の側面に
導体引出端ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈへそ
れぞれ接続する外部端子a′，b′，c′，d′，e′，f′
，
g′，h′を塗布し、複合積層チツプインダクタを完
成する。
体を焼成炉に入れて所定の高温で所定の時間焼成
する。焼成により各磁性層は互に融着して全体的
に一体化した積層体となる。最後に、Ag，Cu，
Niなどの導電粉末のペーストを積層体の側面に
導体引出端ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈへそ
れぞれ接続する外部端子a′，b′，c′，d′，e′，f′
，
g′，h′を塗布し、複合積層チツプインダクタを完
成する。
本発明の複合チツプインダクタの回路構成は第
７図のように各コイルないしインダクタL1，
L2，L3，L4が実質的に独立している。勿論、ス
リツト２７の調整によつて各コイル間の結合係数
を修正することは可能であるが、基本的には本発
明のインダクタの各コイルは独立のコイルとして
使用できる。
７図のように各コイルないしインダクタL1，
L2，L3，L4が実質的に独立している。勿論、ス
リツト２７の調整によつて各コイル間の結合係数
を修正することは可能であるが、基本的には本発
明のインダクタの各コイルは独立のコイルとして
使用できる。
以上の構成であるから、本発明の複合積層チツ
プインダクタは単一のチツプ部品に複数個のイン
ダクタを含んでいるから非常に小型化される。ま
た外部端子の利用でプリント基板への直づけも可
能となり、また配線などの複雑で面倒な工程が回
避できる。
プインダクタは単一のチツプ部品に複数個のイン
ダクタを含んでいるから非常に小型化される。ま
た外部端子の利用でプリント基板への直づけも可
能となり、また配線などの複雑で面倒な工程が回
避できる。
第１図ないし第４図は本発明の複合積層チツプ
インダクタの製造工程と構造を示す平面図、第５
図は積層工程が終つた積層体の断面図、第６図は
完成した本発明の複合積層チツプインダクタの斜
視図、及び第７図は同インダクタの回路図であ
る。 図中主な部分は次の通りである。１，８，９，
１０，１１，１６，２５：磁性層、４，５，６，
７，１２，１３，１４，１５，１７，１８，１
９，２０，２１，２２，２３，２４：コイル形成
用導体、２６：孔、２７：スリツト。
インダクタの製造工程と構造を示す平面図、第５
図は積層工程が終つた積層体の断面図、第６図は
完成した本発明の複合積層チツプインダクタの斜
視図、及び第７図は同インダクタの回路図であ
る。 図中主な部分は次の通りである。１，８，９，
１０，１１，１６，２５：磁性層、４，５，６，
７，１２，１３，１４，１５，１７，１８，１
９，２０，２１，２２，２３，２４：コイル形成
用導体、２６：孔、２７：スリツト。
Claims (1)
- 【特許請求の範囲】 １ 積層磁性体の内部に平面内方向に離隔して少
なくとも２組の印刷導体パターンをそれぞれがら
旋状のコイルになるように形成し、前記パターン
の各引出導体を前記磁性体の外周面に設けた外部
端子に接続し、前記導体パターンのうち少くとも
２組の隣接するものの間にある前記積層磁性体を
一部除去した、複合積層インダクタ。 ２ 積層磁性体が除去された部分は孔またはスリ
ツトである前記第１項記載の複合積層インダク
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7419381A JPS57190305A (en) | 1981-05-19 | 1981-05-19 | Complex laminated inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7419381A JPS57190305A (en) | 1981-05-19 | 1981-05-19 | Complex laminated inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57190305A JPS57190305A (en) | 1982-11-22 |
| JPS6224923B2 true JPS6224923B2 (ja) | 1987-05-30 |
Family
ID=13540090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7419381A Granted JPS57190305A (en) | 1981-05-19 | 1981-05-19 | Complex laminated inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57190305A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3509058B2 (ja) | 1998-12-15 | 2004-03-22 | Ｔｄｋ株式会社 | 積層フェライトチップインダクタアレイ |
| US6573818B1 (en) * | 2000-03-31 | 2003-06-03 | Agere Systems, Inc. | Planar magnetic frame inductors having open cores |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651810A (en) * | 1979-10-05 | 1981-05-09 | Tdk Corp | Laminated transformer |
-
1981
- 1981-05-19 JP JP7419381A patent/JPS57190305A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57190305A (en) | 1982-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2045540A (en) | Electrical inductive device | |
| JPH10172831A (ja) | 積層型インダクタ | |
| JPH0135483B2 (ja) | ||
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPS5932115A (ja) | インダクタンス素子とその製造方法 | |
| JPS6050331B2 (ja) | インダクタンス素子とその製造方法 | |
| EP0055050B1 (en) | Lamination-wound chip coil and method for manufacturing the same | |
| JPH023605Y2 (ja) | ||
| JPS59132604A (ja) | 積層型インダクタ | |
| JPS6224923B2 (ja) | ||
| JPS6228891B2 (ja) | ||
| JPS5943690Y2 (ja) | 積層型トランス | |
| JPS6119179B2 (ja) | ||
| JPH11186040A (ja) | 積層型ノイズフィルタ | |
| JPS5928305A (ja) | インダクタンス素子とその製造方法 | |
| JP3109872B2 (ja) | 固体化積層トロイダルコイル及びその製造方法 | |
| JPS5928304A (ja) | インダクタンス素子の製造方法 | |
| JPS6346566B2 (ja) | ||
| JPH0115159Y2 (ja) | ||
| JPS6344972Y2 (ja) | ||
| JPS6344286B2 (ja) | ||
| JP3257606B2 (ja) | 積層アンテナとその製造方法 | |
| JPS6011611Y2 (ja) | 積層トランス | |
| JPS5943689Y2 (ja) | 積層トランス | |
| JPS6220981Y2 (ja) |