JPS6225321A - ビデオインタフエイス装置 - Google Patents
ビデオインタフエイス装置Info
- Publication number
- JPS6225321A JPS6225321A JP16474385A JP16474385A JPS6225321A JP S6225321 A JPS6225321 A JP S6225321A JP 16474385 A JP16474385 A JP 16474385A JP 16474385 A JP16474385 A JP 16474385A JP S6225321 A JPS6225321 A JP S6225321A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- video
- circuit
- signal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発ＢＡは、ビデオ信号送出装置からのビデオ入力信号
を、サンプリングクロックでタイミングをとってサンプ
リングし、ビデオ出力信号として出力するビデオインタ
フェイス装置のサンプリングクロックとビデオ入力信号
の位相調整に関するものである。
を、サンプリングクロックでタイミングをとってサンプ
リングし、ビデオ出力信号として出力するビデオインタ
フェイス装置のサンプリングクロックとビデオ入力信号
の位相調整に関するものである。
ビデオインタフェイス装置は、ビデオ信号送出装置から
送られたビデオ入力信号をサンプリングしてカラープリ
ンタ等に送るものである。このようなビデオインタフェ
イス装置では、サンプリングクロックでタイミングをと
ってサンプリングを行なっている。このため、サンプリ
ングクロックとビデオ入力信号が適切な位相関係にない
と、ビデオ入力信号がサンプリング回路に正しくラッチ
ングされなくなり、正確なサンプリングができなくなる
。例えば、プリンタのビデオインタフェイス装置では、
ドツト落ち、ドツトずれが生じ、カラープリンタでは色
ずれが生じる。このことから、ビデオインタフェイス装
置では、サンプリングクロックとビデオ入力信号を適切
な位相関係に調整する対策が必要となる。
送られたビデオ入力信号をサンプリングしてカラープリ
ンタ等に送るものである。このようなビデオインタフェ
イス装置では、サンプリングクロックでタイミングをと
ってサンプリングを行なっている。このため、サンプリ
ングクロックとビデオ入力信号が適切な位相関係にない
と、ビデオ入力信号がサンプリング回路に正しくラッチ
ングされなくなり、正確なサンプリングができなくなる
。例えば、プリンタのビデオインタフェイス装置では、
ドツト落ち、ドツトずれが生じ、カラープリンタでは色
ずれが生じる。このことから、ビデオインタフェイス装
置では、サンプリングクロックとビデオ入力信号を適切
な位相関係に調整する対策が必要となる。
従来、このような対策が施されたビデオインタ７エイス
装置として、例えば、本出願人による特願昭５９−２４
３８３４号の明細書に記載されたものがあった。この装
置は、プリンタの印字結果とビデオ信号送出側のＣＲＴ
上の画像データを比べて前記位相関係の適否を判別し、
位相関係が適切でない場合は、選択的遅延回路の切換ス
イッチを手動で切換えて位相関係が適切になるようにサ
ンプリングクロ、りの位相を変えるように構成したもの
である。
装置として、例えば、本出願人による特願昭５９−２４
３８３４号の明細書に記載されたものがあった。この装
置は、プリンタの印字結果とビデオ信号送出側のＣＲＴ
上の画像データを比べて前記位相関係の適否を判別し、
位相関係が適切でない場合は、選択的遅延回路の切換ス
イッチを手動で切換えて位相関係が適切になるようにサ
ンプリングクロ、りの位相を変えるように構成したもの
である。
しかし、上述したビデオインタフェイス装置では、位相
関係の調整は、操作者が手動で行なわなければならない
ため、煩しいという問題点があった。
関係の調整は、操作者が手動で行なわなければならない
ため、煩しいという問題点があった。
本発明は上述した問題点を除去するためＫなされたもの
であり、ビデオ信号とサンプリングクロックの位相関係
が適正ζ（なるように自動的に調整されるビデオインタ
フェイス装置を実現することを目的とする。
であり、ビデオ信号とサンプリングクロックの位相関係
が適正ζ（なるように自動的に調整されるビデオインタ
フェイス装置を実現することを目的とする。
本発明は、ビデオ信号送出装置からのビデオ入力信号を
、サンプリング回路に入力し、サンプリングクロ、りで
タイミングをとってサンプリングし、ビデオ出力信号と
して出力するビデオインタフェイス装置において、前記
サンプリングクロックに遅延時間を与える遅延回路と、
前記サンプリング回路の入出力をもとにしてサンプリン
グのエラーを検出し、エラーの有無に応じた信号を出力
するエラー検出回路と、該エラー検出回路の出力信号を
受け、エラーが検出されたときはビデオ入力信号が正し
くラッチングされるように前記遅延回路が与える遅延時
間を変える制御回路、とを有することを特徴とするビデ
オインタフェイス装置である。
、サンプリング回路に入力し、サンプリングクロ、りで
タイミングをとってサンプリングし、ビデオ出力信号と
して出力するビデオインタフェイス装置において、前記
サンプリングクロックに遅延時間を与える遅延回路と、
前記サンプリング回路の入出力をもとにしてサンプリン
グのエラーを検出し、エラーの有無に応じた信号を出力
するエラー検出回路と、該エラー検出回路の出力信号を
受け、エラーが検出されたときはビデオ入力信号が正し
くラッチングされるように前記遅延回路が与える遅延時
間を変える制御回路、とを有することを特徴とするビデ
オインタフェイス装置である。
以下、図面を用いて本発明を説明する。
第１図は本発明に係るビデオインタフェイス装置の一実
施例の構成図である。
施例の構成図である。
第１図で、１０は遅延回路、２０はサンプリング回路、
３０はエラー検出回路、４０け制御回路である。
３０はエラー検出回路、４０け制御回路である。
遅延回路１０で、１１ 〜１１３けＴＴＬ回路のバ、７
ア、１２はデータセレクタである。バッファ１１１〜１
１３け、入力信号に遅れ時間τを与えて出力するもので
ちる。データセレクタ１２には、す／プリングクロ、り
の原信号５ＣＬＫそのままのクロ、り信号ＳＣｏとバッ
ファ１１１〜１１３により原信号５ＣＬＫに遅延時間を
与えたクロック信号ＳＣ１〜ＳＣ３が与えられる。デー
タセレクタ１２け、制御回路４０からの信号り。及びＤ
ｌの論理に従って５Ｃｏ−８Ｃ３の中の１つの信号を選
択し、サンプリン、グクロ、りＳＣとしてサンプリング
回路２０へ送る。原信号５ＣＬＫは装置の内部又は外部
のクロ、り発振器（図示せず）から与えられるものであ
る。なお、バッファは３個以外の個数だけ設けられてい
てもよい。
ア、１２はデータセレクタである。バッファ１１１〜１
１３け、入力信号に遅れ時間τを与えて出力するもので
ちる。データセレクタ１２には、す／プリングクロ、り
の原信号５ＣＬＫそのままのクロ、り信号ＳＣｏとバッ
ファ１１１〜１１３により原信号５ＣＬＫに遅延時間を
与えたクロック信号ＳＣ１〜ＳＣ３が与えられる。デー
タセレクタ１２け、制御回路４０からの信号り。及びＤ
ｌの論理に従って５Ｃｏ−８Ｃ３の中の１つの信号を選
択し、サンプリン、グクロ、りＳＣとしてサンプリング
回路２０へ送る。原信号５ＣＬＫは装置の内部又は外部
のクロ、り発振器（図示せず）から与えられるものであ
る。なお、バッファは３個以外の個数だけ設けられてい
てもよい。
サンプリング回路２０は、ビデオ入力信号ＶＩＤＥＯを
サンプリングクロ、りＳＣでタイミングをとってサンプ
リングし、ビデオ出力信号としてメモリ等へ送る。ビデ
オ入力信号ＶＩＤＥＯは外部のビデオ信号送出装置から
送られる。
サンプリングクロ、りＳＣでタイミングをとってサンプ
リングし、ビデオ出力信号としてメモリ等へ送る。ビデ
オ入力信号ＶＩＤＥＯは外部のビデオ信号送出装置から
送られる。
エラー検出回路３０け、サンプリング回路２００Å出力
をもとＫしてサンプリングのエラーを検出し、エラーの
有無に応じた信号Ｅを出力する。
をもとＫしてサンプリングのエラーを検出し、エラーの
有無に応じた信号Ｅを出力する。
制御回路４０け、エラー検出回路３０の出力信号を受け
、エラーが検出されたときは、遅延回路１０に信号を送
って、ビデオ入力信号が正しくラッチングされるように
遅延回路１０が与える遅延時間を変える。この制御回路
４０け、マイクロプロセッサを中心とした回路である。
、エラーが検出されたときは、遅延回路１０に信号を送
って、ビデオ入力信号が正しくラッチングされるように
遅延回路１０が与える遅延時間を変える。この制御回路
４０け、マイクロプロセッサを中心とした回路である。
次に、このようなビデオインタフェイス装置の動作につ
いて説明する。
いて説明する。
第２図は第１図の装置の各信号のタイムチャートである
。
。
サンプリング回路２０は例えばフリ、ブ・フロップを用
いているため、ビデオ入力信号が入力されてからデータ
のセットアツプタイムＴが経過した後でなければ正しく
サンプリングされない。このため、ビデオ入力信号ＶＩ
ＤＥＯの立上り時ｔ１にサンプリングクロ、りＳＣｏで
サンプリングを行なうとサンプリングエラーが生じる。
いているため、ビデオ入力信号が入力されてからデータ
のセットアツプタイムＴが経過した後でなければ正しく
サンプリングされない。このため、ビデオ入力信号ＶＩ
ＤＥＯの立上り時ｔ１にサンプリングクロ、りＳＣｏで
サンプリングを行なうとサンプリングエラーが生じる。
このときは、エラー検出回路３０がエラーあ抄の検出信
号を出力し、これによって制御回路４０けデータセレク
タ１２に信号を送って他のサンプリングクロックを選択
する。
号を出力し、これによって制御回路４０けデータセレク
タ１２に信号を送って他のサンプリングクロックを選択
する。
サンプリングクロックＳ０１を選ぶと、セットアツプタ
イムＴの経過後にサンプリングが行なわれるため、サン
プリングは正しく行なわれる。
イムＴの経過後にサンプリングが行なわれるため、サン
プリングは正しく行なわれる。
このようにして、ビデオ信号ＶＩＤＥＯに対して適切な
位相関係になるようなサンプリングクロ、りが自動的に
選択される。
位相関係になるようなサンプリングクロ、りが自動的に
選択される。
なお、実施例では遅延回路１０がＴＴＬ回路のバ。
ファを用いたものである場合について説明したが、遅延
回路１０はこれ以外のもの例えばディレィライン、０Ｍ
Ｏ８（ＣＭｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕ
ｃｔｏｒ ） Ｉ Ｃ等を用いたものであってもよい。
回路１０はこれ以外のもの例えばディレィライン、０Ｍ
Ｏ８（ＣＭｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕ
ｃｔｏｒ ） Ｉ Ｃ等を用いたものであってもよい。
０ＭＯ８ＩＣを用いた場合の装置の要部構成を第３図に
示す。第３図で、サンプリングクロ、りの原信号５ＣＬ
Ｋは、遅延回路１０に′Ｐ）る０ＭＯ８ＩＣのソースＳ
Ｋ送られる。０ＭＯ８ＩＣは入力信号５ＣＬＫＫ遅延時
間を与えた信号をドレインＤから出力する。一方、制御
回路４０から出力された位相関係を適切にするだめの信
号は、Ｄ／Ａ変換器４１でアナログ信号に変換された後
、０ＭＯ８ＩＣＫ動作電圧として与えられる。この動作
電圧に応じて０ＭＯ８ＩＣが与える遅延時間は連続的に
変えられる。
示す。第３図で、サンプリングクロ、りの原信号５ＣＬ
Ｋは、遅延回路１０に′Ｐ）る０ＭＯ８ＩＣのソースＳ
Ｋ送られる。０ＭＯ８ＩＣは入力信号５ＣＬＫＫ遅延時
間を与えた信号をドレインＤから出力する。一方、制御
回路４０から出力された位相関係を適切にするだめの信
号は、Ｄ／Ａ変換器４１でアナログ信号に変換された後
、０ＭＯ８ＩＣＫ動作電圧として与えられる。この動作
電圧に応じて０ＭＯ８ＩＣが与える遅延時間は連続的に
変えられる。
本発明に係るビデオインタフェイス装置によれば、次の
ような効果が得られる。
ような効果が得られる。
すなわち、ビデオ入力信号とサンプリングクロックの位
相関係は、最適になるように制御回路４０により自動的
に調整される。これＫよって、従来の手動による位相調
整の煩しさを解消できる。まだ、調整の正確さ本向上す
る。さらに、位相調整はデータセレクタ１２で行なって
いることから低コストで実現できる。
相関係は、最適になるように制御回路４０により自動的
に調整される。これＫよって、従来の手動による位相調
整の煩しさを解消できる。まだ、調整の正確さ本向上す
る。さらに、位相調整はデータセレクタ１２で行なって
いることから低コストで実現できる。
第１図は本発明に係るビデオインタ７エイス装置の一実
施例の構成図、第２図はＷＪ１図の装置の動作説明図、
第３図は本発明に係るビデオインタ７エイス装置の他の
実施例の要部構成図でおる。 １０・・・遅延回路、２０・・・サンプリング回路、３
０・・・エラー検出回路、４０・・・制御回路。 Ｓ゛、Ｑ−、）〜′ ）−Ｎ 笥 ０ す０ 始 リ − □□□□□□ （イ） （イ） ロ＝）
施例の構成図、第２図はＷＪ１図の装置の動作説明図、
第３図は本発明に係るビデオインタ７エイス装置の他の
実施例の要部構成図でおる。 １０・・・遅延回路、２０・・・サンプリング回路、３
０・・・エラー検出回路、４０・・・制御回路。 Ｓ゛、Ｑ−、）〜′ ）−Ｎ 笥 ０ す０ 始 リ − □□□□□□ （イ） （イ） ロ＝）
Claims (1)
- 【特許請求の範囲】 ビデオ信号送出装置からのビデオ入力信号を、サンプリ
ング回路に入力し、サンプリングクロックでタイミング
をとってサンプリングし、ビデオ出力信号として出力す
るビデオインタフェイス装置において、 前記サンプリングクロックに遅延時間を与える遅延回路
と、 前記サンプリング回路の入出力をもとにしてサンプリン
グのエラーを検出し、エラーの有無に応じた信号を出力
するエラー検出回路と、 該エラー検出回路の出力信号を受け、エラーが検出され
たときはビデオ入力信号が正しくラッチングされるよう
に前記遅延回路が与える遅延時間を変える制御回路、 とを有することを特徴とするビデオインタフェイス装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16474385A JPS6225321A (ja) | 1985-07-25 | 1985-07-25 | ビデオインタフエイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16474385A JPS6225321A (ja) | 1985-07-25 | 1985-07-25 | ビデオインタフエイス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225321A true JPS6225321A (ja) | 1987-02-03 |
Family
ID=15799062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16474385A Pending JPS6225321A (ja) | 1985-07-25 | 1985-07-25 | ビデオインタフエイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508686A (en) * | 1993-04-16 | 1996-04-16 | Fanuc Ltd. | Overtravel detecting device for an industrial robot |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161785A (en) * | 1981-03-30 | 1982-10-05 | Seikosha Kk | Sampling pulse generator for picture data |
| JPS59112375A (ja) * | 1982-12-18 | 1984-06-28 | Toshiba Corp | ハ−ドコピ−装置 |
-
1985
- 1985-07-25 JP JP16474385A patent/JPS6225321A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161785A (en) * | 1981-03-30 | 1982-10-05 | Seikosha Kk | Sampling pulse generator for picture data |
| JPS59112375A (ja) * | 1982-12-18 | 1984-06-28 | Toshiba Corp | ハ−ドコピ−装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508686A (en) * | 1993-04-16 | 1996-04-16 | Fanuc Ltd. | Overtravel detecting device for an industrial robot |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060239A (en) | Transfer strobe time delay selector and method for performing same | |
| US4208724A (en) | System and method for clocking data between a remote unit and a local unit | |
| US5243416A (en) | Method and apparatus for recording plurality of non-synchronous image data | |
| US5099477A (en) | Phase matching circuit | |
| KR100617667B1 (ko) | 캐스케이드 접속된 복수의 드라이버 아이시를 갖는 표시장치 구동 회로 | |
| US6636999B1 (en) | Clock adjusting method and circuit device | |
| JPS6225321A (ja) | ビデオインタフエイス装置 | |
| JP2624043B2 (ja) | 画像処理システムにおけるサンプリング位相調整装置 | |
| US11622171B2 (en) | Image sensor apparatus and corresponding method capable of automatically adjusting signal timing margins in response to different circuit routing designs | |
| JPH11225173A (ja) | ディレイ調整回路 | |
| JP2792501B2 (ja) | データ転送方式およびデータ転送方法 | |
| JPH04298116A (ja) | サンプリング信号発生回路 | |
| JPS61209370A (ja) | スキユ−補正方式 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| TWI569127B (zh) | 電子裝置及相關的訊號處理方法 | |
| JP3031151B2 (ja) | 固体撮像素子駆動装置 | |
| JPH02202217A (ja) | クロックデューティ自動調整回路 | |
| JP2563724B2 (ja) | 副走査制御装置 | |
| JP3001899B2 (ja) | 中継装置 | |
| JP2730148B2 (ja) | 制御開始パルス発生回路 | |
| JPH06132788A (ja) | フリップフロップ回路 | |
| JPH01146442A (ja) | ビデオデータ伝送方式 | |
| JP2005077331A (ja) | スキャンテスト回路 | |
| JPH0870295A (ja) | 信号伝送方法 | |
| JPH08130534A (ja) | データ伝送適応化方式およびこれを備えたデータ伝送装置 |