JPS6225343A - デイジタル信号記録装置 - Google Patents
デイジタル信号記録装置Info
- Publication number
- JPS6225343A JPS6225343A JP60165183A JP16518385A JPS6225343A JP S6225343 A JPS6225343 A JP S6225343A JP 60165183 A JP60165183 A JP 60165183A JP 16518385 A JP16518385 A JP 16518385A JP S6225343 A JPS6225343 A JP S6225343A
- Authority
- JP
- Japan
- Prior art keywords
- control
- recording
- memory
- address
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000000700 radioactive tracer Substances 0.000 description 2
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号値を記録するロジックトレーサ
に関する。
に関する。
従来、この種のロジックトレーサは、トレース対象信号
の値が予め設定された値と一致したときにトレースを開
始または停止するようになっており、このため、設定値
を格納するレジスタと比較回路を備えており、レジスタ
（＋（ｊとトレース対象信号（ｆｉを比較回路にて比較
して一致を検出することによりトレースの開始または停
止を行っている。
の値が予め設定された値と一致したときにトレースを開
始または停止するようになっており、このため、設定値
を格納するレジスタと比較回路を備えており、レジスタ
（＋（ｊとトレース対象信号（ｆｉを比較回路にて比較
して一致を検出することによりトレースの開始または停
止を行っている。
−Ｆ述した従来のロジックトレーサでは、複数の値を設
定できるようにするためには、設定値の格納のためのレ
ジスタおよび比較回路を複数組備えている必要があり、
従って、設定値の数を増加させると高価なものとなって
しまうという欠点がある。
定できるようにするためには、設定値の格納のためのレ
ジスタおよび比較回路を複数組備えている必要があり、
従って、設定値の数を増加させると高価なものとなって
しまうという欠点がある。
本発明は、ディジタル信号値の記録の開始条件および停
止条件をディジタル信号をアドレス入力とするメモリの
番地と記録動作の開始および停止を表わす制御コードに
変換してメモリを書込み。
止条件をディジタル信号をアドレス入力とするメモリの
番地と記録動作の開始および停止を表わす制御コードに
変換してメモリを書込み。
制御コードの書込みが完了した後においては、記録対象
のディジタル信号の値で表わされるアドレスのメモリ内
容を読出し、さらに解読して記録動作の開始および停止
を制御する信号を発生することにより、記録の開始条件
および停止条件を保持するレジスタと比較器を増加させ
ることなく複数の条件を設定できるようにしたものであ
る。
のディジタル信号の値で表わされるアドレスのメモリ内
容を読出し、さらに解読して記録動作の開始および停止
を制御する信号を発生することにより、記録の開始条件
および停止条件を保持するレジスタと比較器を増加させ
ることなく複数の条件を設定できるようにしたものであ
る。
すなわち、本発明のディジタル信号記録装置は。
外部より入力された複数のディジタル信号の値を記録し
、記録動作制御信号に応じて記録の開始および停止を行
うデータ記録部と、 アドレス情報およびデータを送受するためのバス信号線
を接続されたマイクプロセッサを含み、記録の開始条件
および停止Ｆ条件が設定される毎にこの条件をアドレス
値と制御コードに変゛換し、バス信号線に出力する手段
を有する制御部と、［ｉ？ｉ記データ記録部の記録の開
始条件および停止条件を制御部に設定するための複数の
スイッチを備え、前記バス信号線と接続された操作パネ
ルと、 前記バス信号線と接続され、前記マイクロプロセッサで
実行される制御プログラムが格納されたプログラムメモ
リ部と、前記ディジタル信号のビット数と同数のアドレ
スビットを有するメモリを含み、前記バス信号と接続さ
れ、前記制御部からアドレス情報と制御コードを受取る
と前記制御部からの制御コードの書込みを要求に従って
制御コードを前記メモリの前記アドレス情報の示すアド
レスに書込み、書込みが完了した後においては前記ディ
ジタル信号の値で表わされるアドレスに格納されている
制御コードを読出し、解読して前記記録動作制御信号と
して出力する制御メモリ部を有する。
、記録動作制御信号に応じて記録の開始および停止を行
うデータ記録部と、 アドレス情報およびデータを送受するためのバス信号線
を接続されたマイクプロセッサを含み、記録の開始条件
および停止Ｆ条件が設定される毎にこの条件をアドレス
値と制御コードに変゛換し、バス信号線に出力する手段
を有する制御部と、［ｉ？ｉ記データ記録部の記録の開
始条件および停止条件を制御部に設定するための複数の
スイッチを備え、前記バス信号線と接続された操作パネ
ルと、 前記バス信号線と接続され、前記マイクロプロセッサで
実行される制御プログラムが格納されたプログラムメモ
リ部と、前記ディジタル信号のビット数と同数のアドレ
スビットを有するメモリを含み、前記バス信号と接続さ
れ、前記制御部からアドレス情報と制御コードを受取る
と前記制御部からの制御コードの書込みを要求に従って
制御コードを前記メモリの前記アドレス情報の示すアド
レスに書込み、書込みが完了した後においては前記ディ
ジタル信号の値で表わされるアドレスに格納されている
制御コードを読出し、解読して前記記録動作制御信号と
して出力する制御メモリ部を有する。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のディジタル信号記録装置の一実施例を
示すブロック図である。
示すブロック図である。
制御部１はマイクロプロセッサを含んでおり本装置全体
の制御を行う。プログラムメモリ部２は、制御部１内の
マイクロプロセッサが実行する制御プログラムが格納さ
れるメモリである。操作パネル３は、ディジタル信号値
の記録の開始条件および停止条件を設定するための複数
のスイッチを備えている。データ記録部５はディジタル
信号入力線１０３によって入力されたディジタル信号の
値を記録するものであり、記録動作制御信号線１０２上
の信号によって記録動作の開始および停止を行う。制御
メモリ部４はデータ記録部５における記録動作の開始お
よび停止を指示する信号を発生し、記録動作制御信号線
１０２に送出するものである。プログラムメモリ部２．
操作パネル３および制御メモリ部４はバス信号線１０１
によって制御部ｌと接続されている。バス信号線１０１
は、制御部１内のマイクロプロセッサが出力するアドレ
ス情報をプログラムメモリ部２、操作パネル３および制
御メモリ部４に転送したり、プログラムメモリ部２、操
作パネル３および制御メモリ部４と制御部１内のマイク
ロプロセッサとの間でデータの転送を行うために使用す
る信号線である。
の制御を行う。プログラムメモリ部２は、制御部１内の
マイクロプロセッサが実行する制御プログラムが格納さ
れるメモリである。操作パネル３は、ディジタル信号値
の記録の開始条件および停止条件を設定するための複数
のスイッチを備えている。データ記録部５はディジタル
信号入力線１０３によって入力されたディジタル信号の
値を記録するものであり、記録動作制御信号線１０２上
の信号によって記録動作の開始および停止を行う。制御
メモリ部４はデータ記録部５における記録動作の開始お
よび停止を指示する信号を発生し、記録動作制御信号線
１０２に送出するものである。プログラムメモリ部２．
操作パネル３および制御メモリ部４はバス信号線１０１
によって制御部ｌと接続されている。バス信号線１０１
は、制御部１内のマイクロプロセッサが出力するアドレ
ス情報をプログラムメモリ部２、操作パネル３および制
御メモリ部４に転送したり、プログラムメモリ部２、操
作パネル３および制御メモリ部４と制御部１内のマイク
ロプロセッサとの間でデータの転送を行うために使用す
る信号線である。
第２図は第１図の制御メモリ部４の詳細な構成を示すブ
ロック図である。第２図では説明を容易にするために第
１図におけるディジタル信号入力線１０３の信号線を８
木、すなわちディジタル信号入力を８ビツトと仮定する
。
ロック図である。第２図では説明を容易にするために第
１図におけるディジタル信号入力線１０３の信号線を８
木、すなわちディジタル信号入力を８ビツトと仮定する
。
メモリ１３はディジタル信号入力線１０３の信号本数を
０本どしたとき７Ｔ１の語数を記憶できるメモ１）であ
り、上記の仮定より ２５８語の記憶容量持ぢ、書込制
御信号線１０９により書込信号を入力した場合にはアド
レス線１０５により人力したアト１／スムこ対して入力
データ線１０７により入力したデータを書込み、読出制
御信号線１１０により読出信号を人力した場合にはアド
レス線１０５により入力したアドレスに記憶されている
データを出力データ＊ １０８に出力する。マルチプレ
クサ１２は、ディジタル信号入力線＋０３により入力さ
れたディジタル信号値とアドレス線１０４により入力さ
れたアドレス値のいずれか一方をアドレス選択信号線１
０６により入力されたアドレス選択信号に従って選択し
、メモリ１３のアドレス情報としてアドレス線１０５に
出力する。デコーダ１４は出力データ線１０８によって
メモリ１３より送られてくる出力データを解読し、記録
動作制御信号を記録動作制御性り＝線１０２に出力する
。制御コード受信回路１１は、第１図の制御部１内のマ
イクロプロセッサによりバス信号線！０１を介して送ら
れてくるアドレス情報と制御コードを受取った時におい
ては、受取ったアドレス情報をアドレス線１０４に送出
し、マルチプレクサ■２にアドレス線１０４ 、Ｌ：の
アドレス情報を選択するようにアドレス選択信号をアド
レス選択信号線１０６に送出するとともに受取った制御
コードを入力データ線１０７に送出した後に書込信号を
書込制御信号線１０９に送出することによりメモリ１３
に制御コードの書込みを行わせ、メモリ１３の書込動作
が完了した時点でマルチプレクサ１２にディジタル信号
入力＆１１０３上のディジタル信号値を選択させるよう
にアドレス選択信号をアドレス選択信号線１０Ｂに送出
する。制御コード受信回路１１が受取る制御コードは表
１に示すように２ビツトで構成されるコードであり、従
ってメモリ１３の各語は２ビツトで構成される０表１に
示す制御ツー１”（１０）２は記録動作の開始を指定し
、制御コード（１１）２は記録動作の停止を指定し、制
御コード（００） ？、および（０１）２は意味を持た
ないコードである。
０本どしたとき７Ｔ１の語数を記憶できるメモ１）であ
り、上記の仮定より ２５８語の記憶容量持ぢ、書込制
御信号線１０９により書込信号を入力した場合にはアド
レス線１０５により人力したアト１／スムこ対して入力
データ線１０７により入力したデータを書込み、読出制
御信号線１１０により読出信号を人力した場合にはアド
レス線１０５により入力したアドレスに記憶されている
データを出力データ＊ １０８に出力する。マルチプレ
クサ１２は、ディジタル信号入力線＋０３により入力さ
れたディジタル信号値とアドレス線１０４により入力さ
れたアドレス値のいずれか一方をアドレス選択信号線１
０６により入力されたアドレス選択信号に従って選択し
、メモリ１３のアドレス情報としてアドレス線１０５に
出力する。デコーダ１４は出力データ線１０８によって
メモリ１３より送られてくる出力データを解読し、記録
動作制御信号を記録動作制御性り＝線１０２に出力する
。制御コード受信回路１１は、第１図の制御部１内のマ
イクロプロセッサによりバス信号線！０１を介して送ら
れてくるアドレス情報と制御コードを受取った時におい
ては、受取ったアドレス情報をアドレス線１０４に送出
し、マルチプレクサ■２にアドレス線１０４ 、Ｌ：の
アドレス情報を選択するようにアドレス選択信号をアド
レス選択信号線１０６に送出するとともに受取った制御
コードを入力データ線１０７に送出した後に書込信号を
書込制御信号線１０９に送出することによりメモリ１３
に制御コードの書込みを行わせ、メモリ１３の書込動作
が完了した時点でマルチプレクサ１２にディジタル信号
入力＆１１０３上のディジタル信号値を選択させるよう
にアドレス選択信号をアドレス選択信号線１０Ｂに送出
する。制御コード受信回路１１が受取る制御コードは表
１に示すように２ビツトで構成されるコードであり、従
ってメモリ１３の各語は２ビツトで構成される０表１に
示す制御ツー１”（１０）２は記録動作の開始を指定し
、制御コード（１１）２は記録動作の停止を指定し、制
御コード（００） ？、および（０１）２は意味を持た
ないコードである。
表１
次に、制御部ｌ内のマイクロプロセッサによっで行われ
る制御について説明する。制御部１内のマイクａ；／ａ
セッサはズログラムメモリ部２に格納されている制御プ
ログラムをバス信号線＋０１を介Ｉ７て読取って実行す
ることにより、第１図のティジタル信号記録装置全体を
制御する。記録動作の準備のために、制御部１内のマイ
クロブロセ５・叶は操作パネル３に備えられたスイッチ
によ−〕で指示された記録開始条件および停止条件を７
ベス信娃線ｌｏｔを介１〜て読取る。ここで、記録開始
条件を （０００００１１０）２に指示されたと仮定す
る７ｔなわち、ディジタル信号入力線１０３によって入
力された信号の値が（０００００１１０）２ となった
ときを記録の開始時点とするものである。同様に記録停
止条件を（００１０００００）２ 、（００１００００
１）２ オよび（１１００１１１１） ２の３つが指示
されたと仮定する。つまり３つの条件のうちいずれか一
つの条件と一致したとき記録を停止するものである。制
御部１内のマイクロプロセッサは読込んだこれらの条件
をアドレス情報と制御コードに下記のように変換し、バ
ス信号線ｌｏｔを介して制御メモリ部４に送出する。
る制御について説明する。制御部１内のマイクａ；／ａ
セッサはズログラムメモリ部２に格納されている制御プ
ログラムをバス信号線＋０１を介Ｉ７て読取って実行す
ることにより、第１図のティジタル信号記録装置全体を
制御する。記録動作の準備のために、制御部１内のマイ
クロブロセ５・叶は操作パネル３に備えられたスイッチ
によ−〕で指示された記録開始条件および停止条件を７
ベス信娃線ｌｏｔを介１〜て読取る。ここで、記録開始
条件を （０００００１１０）２に指示されたと仮定す
る７ｔなわち、ディジタル信号入力線１０３によって入
力された信号の値が（０００００１１０）２ となった
ときを記録の開始時点とするものである。同様に記録停
止条件を（００１０００００）２ 、（００１００００
１）２ オよび（１１００１１１１） ２の３つが指示
されたと仮定する。つまり３つの条件のうちいずれか一
つの条件と一致したとき記録を停止するものである。制
御部１内のマイクロプロセッサは読込んだこれらの条件
をアドレス情報と制御コードに下記のように変換し、バ
ス信号線ｌｏｔを介して制御メモリ部４に送出する。
アドレス 匪見ユニ」
（００１００００１）２ （＋１）２（１
１００１１１１）７． （１１）２（上記
以外） （００）２アドレス情報と制御
コードを受取った制御メモリ部４はメモリ１３に制御コ
ードを書込む。その後は、ディジタル信号入力線＋０３
により入力された信号ｆ１／７でアドレス指定されたメ
モリ１３の制御コードを読出し、デコーダ１４で制御コ
ードをデコードする、ディジタル信号入力線１０３によ
り入力された信号値が（０００００１１０）２となった
とき、（１０）２なる制御コードが読出されるのでデコ
ーダ１４は記録動作制御信号線１０２に記録動作の開始
を指示する信号を送出する。この記録動作の開始信号に
よってデータ記録部５は記録を開始する。同様に、ディ
ジタル信号入力線１０３により入力された信号値が（０
０１０００００）２ 、（００１００００１）２および
（１１００Ｈｌｌｈのいずれかとなったとき、（１１）
ｚなる制御コードが読出されるので、デコーダ１４は記
録動作の停止を指示する信号を発生し、データ記録部５
は記録を停止する。
１００１１１１）７． （１１）２（上記
以外） （００）２アドレス情報と制御
コードを受取った制御メモリ部４はメモリ１３に制御コ
ードを書込む。その後は、ディジタル信号入力線＋０３
により入力された信号ｆ１／７でアドレス指定されたメ
モリ１３の制御コードを読出し、デコーダ１４で制御コ
ードをデコードする、ディジタル信号入力線１０３によ
り入力された信号値が（０００００１１０）２となった
とき、（１０）２なる制御コードが読出されるのでデコ
ーダ１４は記録動作制御信号線１０２に記録動作の開始
を指示する信号を送出する。この記録動作の開始信号に
よってデータ記録部５は記録を開始する。同様に、ディ
ジタル信号入力線１０３により入力された信号値が（０
０１０００００）２ 、（００１００００１）２および
（１１００Ｈｌｌｈのいずれかとなったとき、（１１）
ｚなる制御コードが読出されるので、デコーダ１４は記
録動作の停止を指示する信号を発生し、データ記録部５
は記録を停止する。
以上説明したように本発明は、ディジタル信号値の記録
の開始条件および停止条件をディジタル信号とアドレス
入力するメモリの番地と記録動作の開始および停止を表
わす制御コードに変換してメモリに書込み、制御コード
の書込みが完了した後においては、記録対象のディジタ
ル信号の値で表わされるアドレスのメモリ内容を読出し
、さらに解読して記録動作の開始および停止を制御する
信号を発生することにより、記録の開始条件および停止
条件を保持するレジスタと比較器を増加させることなく
複数の条件を設定することができるという効果がある。
の開始条件および停止条件をディジタル信号とアドレス
入力するメモリの番地と記録動作の開始および停止を表
わす制御コードに変換してメモリに書込み、制御コード
の書込みが完了した後においては、記録対象のディジタ
ル信号の値で表わされるアドレスのメモリ内容を読出し
、さらに解読して記録動作の開始および停止を制御する
信号を発生することにより、記録の開始条件および停止
条件を保持するレジスタと比較器を増加させることなく
複数の条件を設定することができるという効果がある。
第１図は本発明のディジタル信号記録装置の一実施例を
示すブロック図、第２図は第１図の制御メモリ部４の詳
細構成図である。 ■・・・制御部、 ２・・・プログラムメモリ部、 ３・・・操作パネル、 ４・・・制御メモリ部、
５・・・データ記録部、 １１・・・制御コード受信回路、 １２・・・マルチプレクサ、 １３・・・メモリ、 １４・・・デコーダ
、１０１・・・バス信号線、 ＋０２・・・記録動作制御信号線。 １０３・・・ディジタル信号入力線、 １０４．１０５ ・・・アドレス線、 １０６・・・アドレス選択信号線、 １０７・・・入力データ線、 １０８・・・出力データ線、 １０９・・・書込制御信号線、 １１０・・・読出制御信号線。 特許出願人 日本電気株式会社乙、二代 理 人
弁理士 内 原 晋゛・５．°。 ゝ、＋２ 第１図
示すブロック図、第２図は第１図の制御メモリ部４の詳
細構成図である。 ■・・・制御部、 ２・・・プログラムメモリ部、 ３・・・操作パネル、 ４・・・制御メモリ部、
５・・・データ記録部、 １１・・・制御コード受信回路、 １２・・・マルチプレクサ、 １３・・・メモリ、 １４・・・デコーダ
、１０１・・・バス信号線、 ＋０２・・・記録動作制御信号線。 １０３・・・ディジタル信号入力線、 １０４．１０５ ・・・アドレス線、 １０６・・・アドレス選択信号線、 １０７・・・入力データ線、 １０８・・・出力データ線、 １０９・・・書込制御信号線、 １１０・・・読出制御信号線。 特許出願人 日本電気株式会社乙、二代 理 人
弁理士 内 原 晋゛・５．°。 ゝ、＋２ 第１図
Claims (1)
- 【特許請求の範囲】 外部より入力された複数のディジタル信号の値を記録し
、記録動作制御信号に応じて記録の開始および停止を行
うデータ記録部と、 アドレス情報およびデータを送受するためのバス信号線
と接続されたマイクロプロセッサを含み、記録の開始条
件および停止条件が設定される毎にこの条件をアドレス
情報と制御コードに変換してバス信号線に出力する手段
を有する制御部と、 前記データ記録部の記録の開始条件および停止条件を制
御部に設定するための複数のスイッチを備え、前記バス
信号線と接続された操作パネルと、 前記バス信号線と接続され、前記マイクロプロセッサで
実行される制御プログラムが格納されたプログラムメモ
リ部と、 前記ディジタル信号のビット数と同数のアドレスビット
を有するメモリを含み、前記バス信号と接続され、前記
制御部からアドレス情報と制御コードを受取ると制御コ
ードを前記メモリの前記アドレス情報の示すアドレスに
書込み、書込みが完了した後においては前記ディジタル
信号の値で表わされるアドレスに格納されている制御コ
ードを読出し、解読して前記記録動作制御信号として出
力する制御メモリ部を有するディジタル信号記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165183A JPS6225343A (ja) | 1985-07-25 | 1985-07-25 | デイジタル信号記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165183A JPS6225343A (ja) | 1985-07-25 | 1985-07-25 | デイジタル信号記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225343A true JPS6225343A (ja) | 1987-02-03 |
Family
ID=15807420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165183A Pending JPS6225343A (ja) | 1985-07-25 | 1985-07-25 | デイジタル信号記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8342303B2 (en) | 2006-07-28 | 2013-01-01 | Hitachi, Ltd. | Valve apparatus |
-
1985
- 1985-07-25 JP JP60165183A patent/JPS6225343A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8342303B2 (en) | 2006-07-28 | 2013-01-01 | Hitachi, Ltd. | Valve apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| JPS60181851A (ja) | 部分書込み制御方式 | |
| JPS61235969A (ja) | メモリ装置 | |
| JPH05166391A (ja) | メモリ装置 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPH01177146A (ja) | メモリ・チェック回路 | |
| JPS62216059A (ja) | 記憶装置チエツク方式 | |
| JPS60254477A (ja) | メモリシステム | |
| JPS61250898A (ja) | 書込読取装置 | |
| JPH04333953A (ja) | バンクメモリ制御方式 | |
| JPS61292739A (ja) | メモリ装置 | |
| JPS61246989A (ja) | 記憶回路 | |
| JPH01229320A (ja) | マイクロコンピュータ | |
| JPS6225344A (ja) | デイジタル信号記録装置 | |
| JPS60221843A (ja) | 判定装置 | |
| JPS58196679A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| JPS63216150A (ja) | 記憶装置 | |
| JPS6175444A (ja) | レジスタフアイル集積回路 | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS60147992A (ja) | 記憶回路 | |
| JPH02260058A (ja) | 入出力制御装置 | |
| JPS61187189A (ja) | 記憶装置 | |
| JPS6074300U (ja) | 電気的に消去可能なプログラマブル読出し専用メモリ |