JPS62256465A - 集積半導体装置の製造方法 - Google Patents

集積半導体装置の製造方法

Info

Publication number
JPS62256465A
JPS62256465A JP62009212A JP921287A JPS62256465A JP S62256465 A JPS62256465 A JP S62256465A JP 62009212 A JP62009212 A JP 62009212A JP 921287 A JP921287 A JP 921287A JP S62256465 A JPS62256465 A JP S62256465A
Authority
JP
Japan
Prior art keywords
transistor
pnp
collector
npn
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62009212A
Other languages
English (en)
Other versions
JPH0583195B2 (ja
Inventor
ジヨージ・リチヤード・ゴス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62256465A publication Critical patent/JPS62256465A/ja
Publication of JPH0583195B2 publication Critical patent/JPH0583195B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0119—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs
    • H10D84/0121—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs the complementary BJTs being vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/67—Complementary BJTs
    • H10D84/673—Vertical complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0148—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising introducing impurities in side walls or bottom walls of trenches, e.g. for forming channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は相線型バイポーラトランジスタ対、より詳細に
言えば、ＰＮＰトランジスタの電流利得が少くとも１ｏ
乃至１５（１ミリアンペアにおいて）で、且つそのカッ
トオフ周波数が少くとも１乃至４ギガヘルツであるよう
な竪型ＰＮＰ　トランジスタが浅いプロフィールの竪型
ＮＰＮ　トランジスタと集積されている相補型バイポー
ラトランジスタ対に関する。
Ｂ、従来の技術及び問題点 相補型バイポーラ装置の基本的な利点は低い電力消費に
ある。換言すれば、それは、成る種の駆動回路又はロジ
ック回路でプッシュプル機能を行うために、相補型の装
置が消費する電流の量は、非相補型トランジスタ装置に
比較して非常に低いことにある。半導体技術が高密度チ
ップを指向しており、チップによる電力消費が苛酷に制
限されるので、電力の消費を少くして同じ性能を得る方
法が見出されねばならない。
共通の集積半導体基板上に相補型のＰＮＰ及びＮＰＮ　
トランジスタ対を製造するために、多くの努力が払われ
て来た。相補型トランジスタ対を製造する際に、一般に
、２つの問題に遭遇している。
第１に、電子に比べて正孔の遅い移動速度のために、Ｐ
ＮＰトランジスタはＮＰｌｉ　トランジスタの特性より
本質的に劣っている。ＰＮＰ　トランジスタは、通常、
電流利得が１０以下で、カットオフ周波数が約５００メ
ガヘルツ以下であるのに反して、ＮＰＮトランジスタは
、一般に、電流利得が約８０以上で、カットオフ周波数
が約３．５ギガヘルツ以上を有している。従って、ＰＮ
Ｐトランジスタ、特に、竪型ＰＮＰ装置より劣っている
横型ＰＮＰトランジスタは、一般に負荷装置として使わ
れており、そして、その特性は、論理回路の論理速度、
或は駆動器のスイッチ速度を決定する手段として信頼の
置けるものではない。
米国特許第３７３０７８６号は相補型バイポーラトラン
ジスタ対の製造方法を開示している。この特許の顕著な
特徴は、ＰＮＰトランジスタ装置の障壁として作用させ
るために、基板の表面で形成される高くドープされたＮ
＋領領域使用することにある。この特許の方法の前の工
程において、Ｎ＋でドープされた領域を、後で被着され
るエピタキシャル層に拡散する。イオン注入法又は自動
ドープ法によって、高くドープされた障壁領域がＰＮＰ
　トランジスタのサブコレクタ領域の上に重ね合わせら
れて形成される。ＰＮＰ　トランジスタの１１９サブコ
レクタと、Ｎ＋でドープされた障壁領域との接合部は、
この構造の動作の間、ＮＰＮトランジスタを与えるよう
作用するＰＮ接合を形成する。この特許はＰＩＰエミッ
タのエミッタ領域を形成するのに硼素の拡散を用いてい
るが、ＰＩＦエミッタのフンタクトはＰＩＰエミッタと
自己整合していない。
米国特許第４４８５５５２号は、ドーパントを二重拡散
することによりＰＮＰコレクタが形成された、相補型竪
型ＮＰＮ及びＰＮＰ　トランジスタの製造方法を開示し
ている。従って、Ｎ型エピタキシャルのシリコン層が基
板表面上に被着されることにより形成される。ＰＩＰエ
ミッタは、ドーパント拡散源としてのＰ＋でドープされ
た多結晶シリコンによって形成される。この製造方法は
、エピタキシャル層のシリコン結晶格子中にディスロケ
ーションを生ずることなく、浅いエミッタ領域を与える
けれども、この方法は、エピタキシャル層の厚さの制御
と、Ｐ＋の拡散に従属するためＰＮＰ装置のベース幅の
制御に問題がある。
米国特許第４４１２３７６号は、エミッタがショットキ
・ダイオードのコンタクトである竪型ＰＮＰトランジス
タを開示している。この型の構造は一般に、Ｐ＋でドー
プされたエミッタを有するＰＮＰ　Ｉ−ランジスタと比
較して劣った装置特性を持つ傾向がある。
米国特許第３９３０９０９号は、相補型、竪型トランジ
スタ対の製造において、差動アウト拡散（ｏｕｔ−ｄｉ
ｆｆｕｓｉｏｎ　）によって、ＰＮＰＮレフレクタ備エ
ピタキシャル層（ｐｒｅ−ｅｐｉ　）のドープ工程を開
示している。このＰＮＰ装置のエミッタはＮＰＮ装置の
ベースと同じドープのプロフィールヲ与工、その結果、
ＰＮＰ装置の特性は悪くなる。
米国特許第３８８５９９９号は竪型ＮＰＮ　トランジス
タと関連して横型ＰＮＰトランジスタを製造する方法を
開示している。横型ＰＮＰ構造は基本的に、装置特性が
劣っており、且つ通常のエミッタ電流密度での利得は低
い。横型ＰＮＰ　トランジスタは、バイポーラのアレー
の設計の際、負荷装置として有用であるけれども、相補
型論理回路として使用するには周波数応答が不充分であ
るという問題を持っている。
米国特許第３６１７８２７号は、米国特許第３９３０９
０９号と同じように、相補型竪型ＰＮＰ及びＮＰＮトラ
ンジスタ対のＰ型コレクタを形成、するために差動アウ
ト拡散を使っている。ＰコレクタはＰ基板から隔離され
ておらず、ＰＮＰエミッタはＰＮＰエミッタコンタクト
に自己整合されず、そして、ＰＮＰ装置はＮＰＮ装置よ
りも深くすることが必要である。累積的に、これらの条
件はＰＮＰ　トランジスタの周波数特性をＮＰＮ　トラ
ンジスタの周波数特性より遥かに劣ったものにさせる。
西独乙公開公報第２４２８８８１号は横型ＰＮＰトラン
ジスタと竪型ＮＰＮ　トランジスタとで構成された、相
補型バイポーラトランジスタ対を開示している。
米国特許第４３３９７６７号は横型ＰＮＰ　トランジス
タを竪型ＮＰＮ装置に集積することを開示している。Ｐ
ＮＰのエミッタ及びコレクタ不純物濃度プロフィールは
Ｐ＋多結晶シリコンドーパント拡散源からアウト拡散に
より限定され、そして、ベース幅は写真製版技術で限定
される。
１９７１年９月のＩＢＭテクニカル・ディスクロジャ・
プレテン（ＩＩＩＥＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃ
ｌｏｓｕｒｅ　Ｂｕｌｌ−ｅｔｉｎ）（以下ＩＢＭ社の
ＴＤＢという）のＶｏ　ｌ。
１４、　Ｎｏ、　４　　の１０４５頁にある［相補型ト
ランジスタＪ　　（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｔｒ
ａｚ＞５ｉｓｔｏｒ　）と題するジャフバス（Ｊａｃｏ
ｂｕｓ　）等の文献は竪型ＰＮＰ　トランジスタを形成
するためのＮ型エピタキシャル・シリコンの二重被着方
法を開示している。第２のエピタキシャル層はＰＮＰの
ベースと、ＮＰＮのコレクタとの両方として使われる。
この構造のベースのドーピングは、エミッタ対フレクタ
のバンチスルーを避けるために、ＮＰＨの幅に比べてＰ
ＮＰの幅を広くする必要がある（少くとも１マイクロメ
ータの幅）。
１９７３年１０月のよりＭ社のＴＤＢのｖｏｌ。
１６、　Ｎｏ、　５　　の１６３０頁乃至１６３１頁に
ある［７回のマスク工程を使った相補型バイポーラトラ
ンジスタの製造方法Ｊ　　（（３ｏｍｐｌｅｍｅｎｔａ
ｒｙ　Ｂｉｐｏｌａｒ　Ｔｒ−ａｎｓｉｓｔｏｒ　Ｐｒ
ｏｃｅｓｓ　Ｕｓｉｎｇ　５ｅｖｅｎ　Ｍａｓｋｉｎｇ
　５ｔｅｐｓ　）と題するアバス（Ａｂｂａｓ　）等に
よる文献は相補型竪型ＰＮＰトランジスタの製造方法を
開示している。そのＮＰＮトランジスタはエピタキシャ
ルのベースを有し、コレクタ領域は差動アウト拡散によ
って形成される。その結果、ベース幅の制御と、低いエ
ミッタ対フレクタのパンチスルー電圧とを達成すること
が問題となる。
１９７９年１０月のＩＢＭ社のＴＤＢ、Ｖｏｌ。
２２、　Ｎｏ、　５　　の１８７４頁乃至１８７８頁に
ある「９個のマスクによる相補型バイポーラの製造方法
」（ｔｕｎｅ　Ｍａｓｋ　Ｃｏｍｐｌｅｍｅｎｔａｒｙ
　Ｂｉｐｏｌａｒ　Ｐｒｏｃｅｓｓ　）と題するドウ（
Ｄｏｏ）の文献は相補型の竪型ＮＰＮ及びＰＮＰｗｔ造
の製造方法を開示している。ＰＮＰ　トランジスタは上
方へ拡散したサブコレクタと、Ｎ型のエピタキシャルベ
ースと、多結晶シリフンのコンタクトとで構成されてい
る。ＮＰＮの性能は、ＰＮＰ装置の性質を″向上するた
め、コレクタ対基板の接合容量を増加することによって
故意に落しである。
１９７４年６月の１１Ｍ社のＴ　Ｄ　Ｂ　、　Ｖｏｌ、
　１７゜Ｎｏ、ｌの２１頁乃至２２頁にある「相補型ベ
イポーラ装置の構造Ｊ　　（Ｃｏｍｐｌｅｍｅｎｔａｒ
ｙ　Ｂｉｐｏｌａｒ　ＤｅｖｉｃｅＳｔｒｕｃｔｕｒｅ
　）と題するチャン（（Ｘｈｅａｓｇ　）等による文献
は相補型竪型トランジスタの製造方法を開示している。
この方法により製造されたＰＮＰ　）ランシスタは、上
方に拡散されたＰ＋のサブコレクタを有するＮ−基板と
、Ｎ型のエピタキシャルベースとを含んでいる。ＰＩＰ
エミッタのドーピングはＰＮＰエミッタコンタクトに自
己整合していない０ 従って、ＮＰＮとＰＮＰとの性能特性が整合している相
補型バイポーラ構造を得るため、従来性われて来た努力
は、ＰＮＰの性能と整合させるために、ＮＰＮの性能を
劣化することを含んでいる。
相補型バイポーラ装置を製造する従来の方法の他の問題
は、ＮＰＮ構造だけを製造するのに必要とする加熱工程
の回数を超えた回数の加熱工程を、相補型装置の製造が
常に必要とすることである。
ＮＰＮ装置を悪化させるこれらの過剰な加熱工程数は、
同じ基板上で良好なＰＮＰ及びＮＰＮ装置を得ることを
不可能にさせる。ＰＩＰコレクタはエピタキシャル被着
に先立って、常にドーピングによって形成されるので、
このことが、エピタキシャル層の成長の間、コレクタか
らエピタキシャル層中へのＰ型ドーパントの上方拡散に
よってＰＮＰのベース幅寸法及びその公差の制御が出来
ないことが更に他の問題である。これはエピタキシャル
層の厚さの精密な制御をすることが出来ないので更に装
置の性能を悪化させる。これらの綜合的な結果はＮＰＮ
装置に比べて、ＰＮＰ装置の性能を著しく劣化させるこ
とになる。
それ故、整合した高性能の特性を具えた相補型バイポー
ラトランジスタ対を共通の半導体基体上に設けることが
望まれる。更にまた、そのような相補型の構造を形成す
るために、制御することが出来、且つ信頼性ある製造方
法の出現が望まれている。
Ｃ８問題点を解決するための手段 本発明に従って、整合された高性能で低電力消費特性の
新規な相補型の竪１Ｊ１ｗｐＮ及びＰＮＰ　トランジス
タ対が与えられる。本発明により製造されたＰＮＰ　ト
ランジスタの垂直方向のドーピング・プロフィール（即
チ、エミッタ、ベース及びコレクタ中の垂直方向のドー
ピング濃度）はＮＰＨのドーピング・プロフィールと調
和することが出来る。ＰＮＰデバイスの夫々の領域の接
合深さはＮＰＨの対応する領域の接合深さとほぼ整合し
ている。本発明の良好な実施例において、ＮＰＮのエミ
ッタ接合深さ及び表面不純物濃度とは、夫々、０．３乃
至０．４マイクロメータの範囲及び２乃至４ＸｌＯ原子
／　ｃｍ　　とであり、そして、ＮＰＮペース接合の深
さ及び表面濃度の範囲とは、夫々的０．５乃至０．６マ
イクロメータ及び３乃至４　Ｘ　１０”原子／ｃｍ　　
にあり、且つ約Ｉ×１０　原子／Ｃｍ’の表面濃度を有
する約１マイクロメータの厚さのエピタキシャルシリコ
ン層中に形成されている。
これはＮＰＨのベース幅を約０．１乃至０．３マイクロ
メータにし、ＮＰＮのサブコレクタは約１×２０　原子
／　ｃｍ　　のピーク表面濃度にドープされ、そして、
ＮＰＮのコレクタのリーチスルーはＮＰＮのエミッタの
濃度と整合する表面濃度を与え、且つコレクタに対して
低い直列抵抗を与えるために、約０．７乃至０．８　Ｘ
　Ｉ　Ｏ原子／　ｃＩｌ（Ｄ　最小表面濃度で、ＭＰＨ
のサブコレクタを横切る。ＰＮＰエミッタは、約７　Ｘ
　Ｉ　Ｏ”乃至Ｉ　Ｘ　Ｉ　Ｏ”原子／　ｃｍ　　の表
面濃度及びＮＰＮエミッタの接合深さとほぼ同じの接合
深さとを有し、ＰＮＰのベースの接合深さ及び濃度はＮ
ＰＨのベースのそれらと調和されており、ＰＮＰのコレ
クタは、所望のコレクタの直列抵抗に従って約５　Ｘ　
Ｉ　Ｏ”乃至１×１０　原子／ｃＩ１１　　の範囲のピ
ーク表面濃度を有し、且つ０．５マイクロメータ及び０
．６マイクロメ一タ間の幅を有し、そして、ＰＮＰのコ
レクタのリーチス／ｌ／　−１ｉ　Ｎ　Ｐ　Ｎのベース
のリーチスルート同シトーバント・プロフィールを有し
ており、表面濃度はＰＮＰのコレクタの低抵抗を与える
ために、ＰＮＰのエミッタの濃度と同じである。結果の
ＮＰＨの構造は約８０乃至１００の電流利得と約７乃至
９ギガヘルツのカットオフ周波数を有している。ＰＮＰ
デバイスは１０乃至２０の電流利得と、１乃至３ギガヘ
ルツのカットオフ周波数を有している。
この新規な構造の製造は下記の新規な製造方法によって
達成される。即ち、それは、全般的なＮ＋サブフレクタ
を有するＰ型シリコン基板を出発基体として、Ｎ型のエ
ピタキシャル層が成長され、次にＮ＋サブフレクタのた
めのリーチスルー（ｒｅ−＆Ｑｈ−ｔｈｒＯｕｇｈ　）
を形成する。次に、ＮＰＮのベース及びＰＮＰのコレク
タのリーチスルーとのためのプレカーソルが硼素イオン
注入により同時に形成される。次に、ＮＰＮのコレクタ
のドーピング・プロフィールに一致するＰＮＰのコレク
タのドーピング・プロフィールを生ずるよう最適化され
た注入量において、高いエネルギ（単一、又は二重イオ
ン化された）の硼素の種によって、ＰＮＰのコレクタが
エピタキシャル層の選択された底部分に形成される。Ｐ
ＮＰのコレクタがエピタキシャル層の表面からイオン注
入されるので、そのドーピング・プロフィールは非常に
精密に制御される。
ＰＮＰのコレクタのイオン注入は、ＰＮＰコレクタの直
接上方に、浅いベース・エミッタ接合を形成するための
表面領域を持たせるために、エピタキシャル層内に充分
深くされる。次に、適当なマスク及びイオン注入を使っ
て、ＰＮＰのベース・プレカーソルがＰＮＰのコレクタ
のイオン注入と対応してエピタキシャル層中に形成され
る。次に、低温度の焼なましで、注入された種を活性化
し且つイオン注入による損傷を除去した後、酸化阻止用
のマスクを形成する。この焼なまし工程の間、ＰＮＰ及
びＮＰＮのベースと、ＰＮＰのコレクタのリーチスルー
が夫々のプレカーソルから形成される。酸化阻止用マス
クに適当な開口を設けた後、Ｎ型ドーパントが導入され
て、ＮＰＮのエミッタと、ＮＰＨのコレクタのリーチス
ルーの低抵抗コンタクト領域と、ＰＮＰのベースとが形
成される。
必要ならば、ＰＮＰ及びＮＰＮｉｌ造の間に、例えばポ
リイミドが充填されたみぞ式絶縁のような適当な誘電体
隔離が設けられる。ＰＮＰのベースの一部、ＰＮＰのコ
レクタのリーチスルー及びＮＰＮのベースに対応する開
口を有する絶縁マスクが形成され、そして、ＰＮＰのコ
レクタ及びＮＰＮのベースとのための低抵抗コンタクト
領域と、ＰＮＰのエミッタを同時に形成するために、Ｐ
型ドーパントが導入される。次に、高温度（９００℃乃
至１０００″Ｃ）の最終焼なましを行って、両方のエミ
ッタをそれらの所定の最終的な等しい深さに拡散し、他
方また同時に、他のドープされた領域をそれらの最終的
な接合深さに制御して拡散する。トランジスタの残りの
要素のフンタクト領域を露出するために、絶縁マスクに
開口を設けた後、金属化が施される。エミッタを形成す
るために使われる絶縁層と同じ開口がフンタクト領域の
ために使われるので、結果的に得られた金属化されたコ
ンタクトは完全に自己整合される。
Ｄ、実施例 第１図を参照すると、比抵抗が１０乃至２０オーム／　
ａｍのＰ−半導体単結晶シリコン基板１０から出発して
、一般に高性能ＮＰＮ　トランジスタのために使われる
全体として高い濃度でドープされたＮ＋サブコレクタ１
２がＮ型（砒素）イオン注入によって形成された基体が
示されている。次に、Ｎ型のエピタキシャル層１４が領
域１２の上に成長される。一般に、エピタキシャル層の
成長の間では、過剰なＮ型自動ドーピングを避けるため
に、減圧状態にされる。エピタキシャル層１４の厚さは
、ＰＮＰデバイスのベース及びサブコレクタの所定の垂
直方向分離と、ＰＮＰコレクタの垂直方向の寸法に従っ
て最適化することが出来る。与えられたＮＰＨのエミッ
タ対ベースのプロフィールに対して、エピタキシャル層
１４の厚さは増加されるので、ＮＰＮのベース及びサブ
コレクタ間の垂直スペースは対応して増加し、このこと
はＮＰＮ装置の性能を劣化する。エピタキシャル層１４
の好ましい厚さは、約２×１０　原子／Ｃｍ３　の砒素
ドーパントの濃度で約１乃至２マイクロメータである。
エピタキシャル層１４は厚さ約１５０乃至２００ナノメ
ータの厚さの二酸化シリコン層１６を成長するために加
熱し、酸化される。
次に、第２図及び第３図を参照して説明すると、マスク
を使って酸化層１６に窓を形成し、そして、露出された
エピタキシャル層１４中に、Ｎ＋のサブコレクタ１２に
到達するよう、Ｎ型ドーパントを導入することにより、
領域１８のＮＰＮ　トランジスタのコレクタが形成され
る。次に、露出されたエピタキシャル層は再度酸化され
、１００乃至１５０ナノメータの酸化層２０を生ずる。
約８０乃至１００ナノメータの厚さの窒化シリコン層２
２が化学蒸着法により形成される。リングラフ技術及び
蝕刻技術を使って二酸化シリコン層１６及び窒化シリコ
ン層２２に開口２４及び２６が形成される。次に、薄い
（２０乃至３０ナノメータの厚さ）スクリーン酸化膜（
図示せず）が窓２４及び２６によって露出されたエピタ
キシャル層上に形成される。次に、Ｐ型イオンがスクリ
ーン酸化膜を通してイオン注入され、ＩＪＰＮのベース
・プレカーソル（ｐｒｅｃｕｒｓｏｒ　）　２８とＰＮ
Ｐのコレクタ・プレカーソル６０を形成する。実施例に
おいては、約１５乃至２５　Ｋｅｙの低いエネルギで、
注入量が約３乃至４×１０　イオン／　ｃｍ　　の硼素
イオンが浅いＰ要領域２８及び６０を形成するのに使わ
れる。
第４図に示した構造への処理工程を説明すると、ＰＩＰ
フレクタ領域に対応する開口を有するホトレジストのマ
スク（図示せず）が与えられる。ホトレジストのマスク
の開口によって露出されている酸化層１６及び窒化層２
２は通常の蝕刻技術で除去される。次に、高エネルギの
イオン注入によって、ＰＨＰフレクタ３２がエピタキシ
ャル層１４の深い部分に形成される。一つの方法として
は、注入エネルギが１７０乃至１８０　Ｋｅｙで、注入
量が１乃至２ＸＩＯイオン／　ｃｍ　　で二重にイオン
化された硼素（１１Ｂ＋＋）原子をイオン注入すること
である。他の方法としては、注入エネルギが３００乃至
５００　Ｋｓｖで、注入量が５　Ｘ　ｌ　Ｏ１２乃至５
ＸＩ　Ｏイオン／　ｃｍ　　で単一にイオン化した硼素
原子（１１Ｂ＋）をイオン注入することである。イオン
注入量は、注入量を増加するとＰＮＰのコレクタの直列
抵抗を増加するので、ＮＰＮ装置の特性と整合するよう
最適化される。ＰＮＰコレクタのイオン注入層３２は、
その層の上に浅いベース・エミッタ接合を形成するのに
充分な深さでエピタキシャル層領域に保持されるばかり
でなく、約５００オーム／　ｃｍ　　の低いシート抵抗
を得るために、充分に厚い領域３２を形成する。イオン
注入されたＰ型頭域６２はその下にあるＮ＋サブコレク
タ１２と実際上、重なり合うけれども、サブコレクタ１
２は高濃度にドープされている（代表的に言えば、少く
ともＩＸＩ　Ｏ原子／ｃｍ　）ので、そのＰ型ドーピン
グはサブコレクタを反転しない。Ｐ型ドーパントのピー
クはサブコレクタ１２の付近に配置され、且つ注入量の
尾部はエピタキシャル層１４の残りの部分で勾配を作っ
ている。ＰＮＰコレクタを形成するこのような方法の重
要な特徴は、ＰＮＰのベースがイオン注入される基準面
と同じ基準面からＰＮＰのコレクタがイオン注入される
という点である（これは以下の説明からすぐに明らかに
なる）。その結果、ＰＮＰＮ型ドーパントロフィールは
高い精度で制御することが出来る。これは、相補型装置
の性能特性を極めて近接して整合させることが、当業者
によって容易に達成しうろことを意味する。
第５図を参照すると、次に、ホトレジストのマスクが引
き剥され、ＮＰＮのベース及びＰＮＰのコレクタのマス
クによって限定された領域カニ００乃至１５０ナノメー
タの厚さの、酸化層６４を成長させるよう酸化される。
約６０乃至７５秒の時間で、約８００°Ｃ乃至８５０℃
の低い温度で短時間の焼きなましサイクルが施されて、
注入された種を活性化し、且つＮ及びＰ型のイオン注入
によって生じたシリフン結晶への損傷を除去する。漏洩
する接合を生ずる注入による損傷が酸化のための加熱中
に増殖しないように、加熱酸化を行う前に、焼なましを
施すことは重要なことである。次に、所定のＰＮＰベー
ス領域と対応する開口を有するホトレジストの閉じ込め
マスク　（図示せず）が基板上に形成される。露出され
たエピタキシャル層１４のマスク開口中の酸化膜６４を
通して、Ｎ型ドーパントをイオン注入することによって
、ＰＮＰのベース３乙のプレカーソルが形成される。
エネルギが約１２０乃至１５０　Ｋｅｖで、注入量が１
乃至２×１０　イオン／　ｃｍ　　の燐イオン＜　３１
　ｐ　＋　）がこの工程で用いられる。その後、第６図
に示されるように、残った窒化シリコン層２２は熱い燐
酸で除去され、次に、厚さ約８０乃至１５０ナノメータ
の窒化シリコン層６８の連続被覆が作られる。窒化シリ
コン層３８の厚さは、デバイスに充分な不動化（ｐａｇ
ｇｉｖａｔｉｏｎ　）を与え１しかモ、後続するデバイ
スコンタクトの金属化の一体化に悪影響を与えるトポロ
ジー（ｔｏｐｏｌｏｇ７　）問題を生じないような大き
さである。
第６図に示されている次の工程はＮＰｌｆのエミッタの
形成である。製造工程のこの段階において、ＮＰＨのベ
ースの焼なましのサイクルは低い温度で行われたので、
Ｐ型の注入は非常に浅い。開口４０．４２及び４４は窒
化シリコン層３８と、ＮＰＮのコレクタのコンタクト領
域、ＮＰＨのエミッタ領域及びＰＮＰのベースのフンタ
クト領域夫々に対応する。下層の二酸化シリコン層とに
形成される。薄い（代表的には２ｏ乃至２５ナノメータ
）のスクリーン酸化膜（図示せず）が開口４０乃至４４
で対応する単結晶シリコン上に形成され、そして、高い
注入量でＮ型イオンがＮＰＮの浅いエミッタ４６を形成
するように注入され、他方で同時に、ＰＮＰのベース及
びＩＩＪＰＨのコレクタのための高い導電性のコンタク
ト領域４８及び５０が形成される。ＮＰＨのエミッタを
イオン注入する工程のパラメータは約７０乃至１００　
Ｋｅｖのエネルギと、１乃至２×１０　イオン／　Ｃｍ
２　の注入７５　　＋ 量の砒素（ＡＳ）である。ＮＰＮのエミッタをイオン注
入する前に形成された薄い酸化膜は、エミッタ領域のシ
リコン結晶の損傷を最小限にするために重要である。特
に、エミッタは、シリコンにおける砒素の固溶（５ｏｌ
ｉｄ　５ｏｌｕｂｉｌｉｔｙ　）限度に等しい高濃度（
１０原子／ａｍ　　又はそれ以上）にドープされるので
、スクリーン用の酸化膜は、結晶の損傷が増殖しないよ
うにするために必要である。また、この酸化膜は、後続
する加熱段階の間でのアウト拡散により、ＮＰＮのエミ
ッタ（及び他の高濃度にドープされたＮ十領域）からド
ーパントが失われるのを阻止する。
ＮＰＨのエミッタ４６及びＮ＋コンタクト領域４８及び
５０のイオン注入の後、その構造は、約９００°Ｃ乃至
９５０°Ｃの高温で約５０分乃至７０分の間、焼なまし
サイクルに置かれ、エミッタの所定の最終深さの近くま
で、エミッタ４６を拡散させる。Ｎ＋コンタクト領域４
８及び５０中のドーパントも同じように下方へ同時に拡
散する。この高温処理工程の間、ＰＮＰのベース・プレ
カーソル６６もまた、ＰＮＰのコレクタ６２を横断して
下方に拡散し、これによって、完全に形成されたＰＮＰ
のベース３６′を得る。同様に、ＰＮＰのコレクタのリ
ーチスルーのプレカーソルはＰＮＰコレクタのリーチス
ルー３０′を生ずるよう下方へ拡散する。最後に、ＮＰ
Ｈのベース・プレカーソル２８に対応するドーパントも
また、ＮＰＮのベース２８′　を完全に形成するよう再
配分される。従って、種々の前処理段階の間で、エピタ
キシャル層の種々の領域中に導入されたドーパントの主
要な再配分が、唯１つの高温度の焼なまし工程により、
制御された態様で達成される。
第７図を参照して、本発明の方法を更に続けると、Ｐコ
ンタクトのマスクと通常の蝕刻技術を使って、すべての
Ｐコンタクトの開口が限定される。
これらの開口は、ＮＰＮのベースコンタクトの開口５２
と、ＰＮＰＮレフレクターチスルーのフン　・タクトの
開口５４と、最終的に形成するＰＮＰのエミッタ領域及
びその自己整合コンタクトのための開口５６とを含む。
このＰコンタクト窓の限定工程の間、すべてのＮコンタ
クト窓４０．４２及び４４はホトレジストのマスクによ
り保護されている。次に、ホトレジストは引き剥される
。
次の工程は第８図に示されているように、すべてのコン
タクト領域は加熱酸化されて、これらのドープされた領
域の異なった酸化速度を利用して、ドープされた種々の
層に異なった厚さの酸化層を成長させる。特に、Ｐコン
タクトは相対的に低い（硼素）ドーピング、代表的に言
えば、（砒素でドープされた）Ｎ＋コンタクト領域より
も約２倍程度の大きさで低いドーピングを持っており、
そして、Ｎ＋でドープされた領域の酸化速度はＰでドー
プされた領域の酸化速度より約３乃至４倍位速いので、
Ｐコンタクト中に成長する酸化層はＮ＋コンタクト窓中
に成長する酸化層よりも３乃至４倍位薄い。窓５６に対
応するＮでドープされた領域中で成長した酸化層は、こ
のＮ領域の相対的に低いドーパント濃度によって、Ｐコ
ンタクト窓に対応する酸化層に近似している。例えば、
約９００℃の温度の加熱酸化雰囲気に構造体を曝すこと
によって、Ｐコンタクト窓５２及び５４中に成長する酸
化膜は約３０ナノメータ、Ｎコンタクト窓５６中の酸化
膜は約３５ナノメータ、そしてＮ＋フンタクト窓４０．
４２及び４４の醸化膜は約１４０ナノメータである。換
言すれば、他のすべてのコンタクト領域と比較して、Ｎ
＋コンタクト領域は約１００ナノメータ厚い酸化膜が形
成される。
このようにして、均一でない厚さの酸化膜が形成された
後、次の加熱酸化工程の間ですべてのフンタクトの酸化
を阻止するために、薄い（約５０ナノメータの厚さ）窒
化シリコン層６０が被着される。
次、に第９図及び第１０図を参照すると、チップ上で隣
接するデバイス間の干渉（１ａｔｃｈ−ｕｐ　）を阻止
するために、ＮＰＮ及びＰＮＰデバイスの間に、誘電体
が設けられる。良好な誘電体による隔離方法は深い多結
晶シリコンか、又はポリイミドを充填したみぞによる隔
離であって、この方法は横方向の偽似デバイスの形成を
阻止することにより、効果的な隔離を与えるばかりでな
く、良好な平面の平担性を保つことが出来る。みぞを作
る方法は、例えば、米国特許第４３８１９５３号や、米
国特許出願第５６６５９３号などに示されているように
、多くの公知技術がある。本発明の工程で、みぞを作る
工程は公知技術によっている。これを簡単に説明すると
、みぞのパターンに対応する開口を有するホトレジスト
層で先づ構造体を被覆する。
異方性反応イオン蝕刻法（Ｒ工Ｉ）によって、Ｎ型エピ
タキシャル層１４と、Ｎ＋のサブコレクタ１２と、Ｐ−
基板１０とを貫通して蝕刻することによって、深く且つ
狭いみぞ６２及び６４が形成される。ホトレジストは引
き剥され、そして、みぞ６２及び６４の垂直面及び水平
面は厚さ８０乃至１００ナノメータの酸化ライナ６６を
成長させ、次に薄い（８０乃至１００ナノメータの厚さ
）の窒化シリコン層６８を被着する。窒化シリコン層６
８の目的は、デバイス領域と、隔離部の下のフィールド
領域との移動イオン汚染を阻止することにある。窒化層
６８の下の薄い酸化ライナ６６は窒化シリコン層の歪み
を解放するのに使われる。
すべてのコンタクトは窒化シリコン層６０によってマス
クされているから、酸化膜６６を形成している間、前に
言及したようなフンタクトの酸化は生じない。窒化層６
８の被着は層６０及び６８の結合した厚さに窒化膜６０
の厚さを増加する。
窒化シリコン／二酸化シリコン層によって、みぞが完全
に不動化された後、第１１図に示されたように、異方性
Ｒ工Ｅを使うことによって、すべての水平面を被う窒化
層６８（及び６０）が除去される。次に、みぞの底部の
薄い酸化層６６と１Ｐコンタクト窓５２．５４及びＮフ
ンタクト／エミツタ窓４４の酸化層とを除去する工程が
続く。
既に説明したように、より厚い酸化層がＮ＋フンタクト
窓４０．４２及び４４中に形成されているので、この酸
化層除去の工程は、これらの窓に対応する酸化層の一部
だけを除去して、第１１図に示したように、少くとも１
００ナノメータの厚さの酸化層が窓の中に残っている。
本発明の次の工程は、窓５２．５４及び５６を介してＰ
型ドーパントの拡散によって、ＰＮＰのエミッタと高導
電度のＰコンタクトとを同時に形成することである。第
１２図を参照して、これは、約０．３乃至０．４マイク
ロメータの程度のＮＰＮのエミッタ４６の深さに殆ど調
和する接合深さを有する浅いＰＮＰのエミッタ７０を形
成するためのＢＢｒ３の被着及び拡散によって達成され
る。窓５２及び５４を通して導入される硼素は、ＮＰＮ
のベースとＰＮＰのコレクタのリーチスルー夫々のため
に、高い導電度のＰコンタクト領域を形成する。
ＰＮＰのエミッタ７０中のＰ型ドーパント濃度は、２個
の相補型トランジスタの整合した性能を得るために、代
表的には約１×２０　原子／　ｃｍ　　に近い濃度のＮ
ＰＮのエミッタ４６中に存在するドーパントの濃度レベ
ルと整合するように調節される。
また、このＰドーピング工程は、みぞ６２及び６４夫々
の底部において、チャンネル・ストップ７６及び７８を
形成する。
その後、Ｎ＋コンタクト領域（即ち、窓４０．４２及び
４４に対応する領域）中の酸化層は湿式蝕刻によって除
去され、これによりすべてのコンタクト領域を露出する
。次に、第１３図を参照すると、スパッタ被着によって
、みぞの底部を含む構造全体を、適当な金属の薄層で被
うことが示されている。白金、パラジウムなどの群から
選ばれた硅化物を作る金属が使われる。好ましい金属は
３０乃至１００ナノメータの範囲の厚さの白金である。
次に、構造体は、白金層がシリコンに接触しているすべ
ての場処を焼成することによって、硅化白金にするため
、約５５Ｑ″Ｃに加熱される。
反応しなかった白金は、王水を使った湿式蝕刻によって
除去される。第１３図は、この方法によって得られた結
果物を示す。即ち、８０．８２及び８４はＮＦＮのコレ
クタ、エミッタ及びベース夫々に対応する硅化白金コン
タクトを示し、８６．８８及び９０はＰＮＰのベース、
エミッタ及びフレクタ夫々に対応する硅化白金フンタク
トを示し、そして、９２及び９４はチャンネル・ストッ
パ７６及び７８夫々を形成した硅化白金コンタクトを示
している。ＮＰＮ及びＰＮＰのエミッタを形成するため
に使われる酸化／窒化マスクの同じ窓（４２及び５６）
が、これらのトランジスタ素子を持つ硅化物フンタクト
を設けるために使われるがら、２つのエミッタコンタク
トは、夫々のエミッタと完全に自己整合される。
次に、みぞ６２及び６４は適当な誘電体材料で充填され
る。代表的には、回転式添加法によって、ポリイミド材
料９６がみぞを充填するよう与えられる。その後、それ
は約４００”Ｃで焼成され、第１４図に示されたような
構造にするため、酸素プラズマ中で反応イオン蝕刻され
る。
次に、通常の被着、リソグラフ及び蝕刻技術によって、
ＰＮＰ及びＮＰＮ　トランジスタの種々の素子に電気的
コンタクトが設けられる。第１５図を参照すると、ＮＰ
Ｎのコレクタ、エミッタ及びヘースに対応する電気コン
タクトは夫々、９８．１００及び１０２によって示され
ており、ＰＮＰのベース、エミッタ及びコレクタに対応
する電気コンタクトは夫々、１０４．１０６及び１０８
で示されている。
このようにして、近著に整合された性能特性を有する相
補型の竪型トランジスタ構造が形成される。第１５図を
参照すると、最終的な結果の構造は、２乃至４×ｌＯ原
子／Ｃｍ３　の表面濃度で、約０．３乃至０．４マイク
ロメータの浅い接合深すを有するＮＰＨのエミッタ４６
と、３乃至４　Ｘ　１０”原子／ｃｍ３　の表面濃度で
、約０．５乃至０．６マイクロメータの接合を有するＮ
ＰＨのベース２８′　　と、約０．１　乃至０．３マイ
クロメータのＮＰＮのベース幅と、Ｎ＋サブコレクタ１
２は約ＩＸＩ　Ｏ原子／ａｍ’　のピーク濃度でドープ
され、且つエピタキシャル層１４は約Ｉ　Ｘ　Ｉ　Ｏ１
６原子／ｃｍ３　の表面濃度で、約１乃至２マイクロメ
ータの厚さであることと、ＮＰＮのコレクタのリーチス
ルー１８は、ＮＰＮｆ７）：Ｉレクタの低直列抵抗を与
えるエミッタ４６の濃度と等しい値の表面濃度を与える
こととで構成される。竪型ＰＮＰ　トランジスタは、Ｎ
ＰＮのエミッタ４６の接合幅及び７×１０１９乃至１×
２０　原子／ｃｍ　　の濃度と全く同一とは言わないま
でも、これらと充分調和する浅い接合を有するエミッタ
７０で構成され、ＰＮＰのベース３６′の接合深さ及び
濃度はＮＰＮベース２８′　の接合深さと調和し、ＰＮ
Ｐのコレクタ３２は約５乃至５０ＸＩＯ”原子７ｃｍ３
　の表面ピーク濃度を持ち、且つ約０．５マイクロメー
タと０．６マイクロメータとの間の幅を持っている。Ｐ
ＮＰのコレクタのためのり一チスルー３０′　はＮＰＮ
のベース２８’と同じ全体的な濃度プロフィールを有し
、ＮＰＨのコンタクト領域の表面濃度はＰＮＰのコレク
タの低い直列抵抗を与えるＰＮＰエミッタの表面濃度の
値と同じである。上述のプロフィールを持つＮＰＮデバ
イスの電流利得は８０乃至１００の範囲にあり、カット
オフ周波数は約７乃至９ギガヘルツである。ＰＮＰデバ
イスの電流利得は約１０乃至２ｏで、カットオフ周波数
は約１乃至３ギガヘルツである。
製造方法の観点から、ＮＰＮサブコレクタ１２を形成し
、且つエピタキシャル層を介してイオン注入することに
よりＮ型エピタキシャル層１４を被着した後に、ＰＮＰ
のコレクタ３２が形成されるので、本発明の方法は、ダ
イスロケーションとか、従来技術のＮ型エピタキシャル
層特性の消失、即ち反対ドーピングとかを発生しない。
また、ＰＮＰのコレクタ６２はＮ型エピタキシャル層１
４の表面からイオン注入されるので、ＰＮＰのコレクタ
のドーピング・プロフィールは非常に正確に制御するこ
とが出来る。同様にＰＮＰのベース６６′及びエミッタ
７０は、イオン注入法か、又は拡散法によって、同じ基
準面から形成されるので、接合の深さ及びトランジスタ
のこれらの要素のプロフィールは正確に決定され且つ制
御することが出来る。
Ｅ６発明の効果 本発明の半導体の製造方法によって、ＰＮＰトランジス
タとＮＰＮ　トランジスタで構成される相補型の竪型バ
イポーラトランジスタは構造を精密に制御することが出
来、従って、浅いエミッタ接合を有する高性能ＮＰＮ　
トランジスタと整合したＰＮＰトランジスタを有する相
補型バイポーラトランジスタ対を得ることが出来、その
結果、信頼性ある高性能で低い電力消費の集積回路を得
ることが出来る。
【図面の簡単な説明】
第１図、第２図、第３図、第４図、第５図、第６図、第
７図、第８図、第９図、第１０図、第１１図、第１２図
、第１３図、第１４図及び第１５図は、第１５図に示さ
れた新規な整合された性能の相補型竪型バイポーラ構造
に到達する本発明の半導体装置の製造方法の工程を説明
するため、工程の順序に沿って半導体構造の断面を示す
図である。 出　願　人　　インターナショナル・ビジネス・マシー
ンズ・コーホシージョン代理人　弁理士　　岡　　　１
）　　次　　　生（外１名） −Ｃ％Ｊ

Claims (5)

    【特許請求の範囲】
  1. （１）上面に、エピタキシャル層で構成されている第１
    及び第２の活性領域を有する半導体基板を準備する工程
    と、 第１の導電型のイオン注入によつて、上記第１及び第２
    の領域内に、第１のトランジスタのベース及び第２のト
    ランジスタのコレクタのリーチスルーとのプレカーソル
    を同時に形成する工程と、上記第２の活性領域中に第２
    の導電型のイオンを深くイオン注入することによつて、
    上記第２のトランジスタのコレクタを形成する工程と、
    上記第２の活性領域の第１の導電型のイオン注入を選択
    的に行うことによつて、上記第２のトランジスタのコレ
    クタの一部と対応する上記第２のトランジスタのベース
    ・プレカーソルを形成する工程と、 第１の導電型のドーピングを選択することによつて、上
    記第１のトランジスタのベース・プレカーソルの表面部
    分に上記第１のトランジスタのエミッタを形成する工程
    と、 第１及び第２のトランジスタのベース及び第２のトラン
    ジスタのコレクタのリーチスルーとを、夫々のプレカー
    ソルから同時に形成するための焼なまし工程と、 第２の導電型のドーピングを選択することによつて、上
    記第２のトランジスタのベースの表面部分に上記第２の
    トランジスタのエミッタを形成する工程と、 から成る相補型バイポーラトランジスタ対を含む集積半
    導体装置の製造方法。
  2. （２）上記第１の導電型はＮ型であり、上記第１のトラ
    ンジスタはＮＰＮトランジスタであり、且つ上記第２の
    導電型はＰ型であり、上記第２のトランジスタはＰＮＰ
    であることを特徴とする特許請求の範囲第（１）項記載
    の集積半導体装置の製造方法。
  3. （３）上記エピタキシャル層を形成する前に、Ｎ型の全
    般的ドーピングによつて上記基板の表面部分に上記ＮＰ
    Ｎトランジスタのためのサブコレクタを形成する工程を
    更に含むことを特徴とする特許請求の範囲第（２）項記
    載の集積半導体装置の製造方法。
  4. （４）上記第１の活性領域の垂直部分を選択的にドーピ
    ングすることによつて、上記ＮＰＮトランジスタのサブ
    コレクタのリーチスルーを形成する工程を更に含むこと
    を特徴とする特許請求の範囲第（３）項記載の集積半導
    体装置の製造方法。
  5. （５）上記深いＰ型イオン注入は、上記ＮＰＮトランジ
    スタのサブコレクタ及び上記エピタキシャル層が対向す
    る処で、上記ＰＮＰトランジスタのコレクタの底部を形
    成するように行われることを特徴とする特許請求の範囲
    第（４）項記載の集積半導体装置の製造方法。
JP62009212A 1986-04-28 1987-01-20 集積半導体装置の製造方法 Granted JPS62256465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US856521 1986-04-28
US06/856,521 US4719185A (en) 1986-04-28 1986-04-28 Method of making shallow junction complementary vertical bipolar transistor pair

Publications (2)

Publication Number Publication Date
JPS62256465A true JPS62256465A (ja) 1987-11-09
JPH0583195B2 JPH0583195B2 (ja) 1993-11-25

Family

ID=25323834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62009212A Granted JPS62256465A (ja) 1986-04-28 1987-01-20 集積半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4719185A (ja)
EP (1) EP0243622B1 (ja)
JP (1) JPS62256465A (ja)
CA (1) CA1243421A (ja)
DE (1) DE3788453T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051805A (en) * 1987-07-15 1991-09-24 Rockwell International Corporation Sub-micron bipolar devices with sub-micron contacts
US5055418A (en) * 1987-07-29 1991-10-08 National Semiconductor Corporation Process for fabricating complementary contactless vertical bipolar transistors
US5270224A (en) * 1988-03-11 1993-12-14 Fujitsu Limited Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US4900689A (en) * 1988-12-08 1990-02-13 Harris Corporation Method of fabrication of isolated islands for complementary bipolar devices
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US5151378A (en) * 1991-06-18 1992-09-29 National Semiconductor Corporation Self-aligned planar monolithic integrated circuit vertical transistor process
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
KR950034673A (ko) * 1994-04-20 1995-12-28 윌리엄 이. 힐러 로우-케이 유전체를 사용하는 트랜지스터 분리 방법 및 장치
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US7736976B2 (en) * 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6649477B2 (en) * 2001-10-04 2003-11-18 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US7226835B2 (en) * 2001-12-28 2007-06-05 Texas Instruments Incorporated Versatile system for optimizing current gain in bipolar transistor structures
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
JP3967193B2 (ja) * 2002-05-21 2007-08-29 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
DE10358047A1 (de) * 2003-12-05 2005-06-30 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US8766235B2 (en) 2012-03-08 2014-07-01 Micron Technology, Inc. Bipolar junction transistors and memory arrays
JP6333483B2 (ja) 2014-12-24 2018-05-30 スリーエム イノベイティブ プロパティズ カンパニー リボン及びストランドを有するポリマーネット、及びその製造方法
US10134721B2 (en) * 2016-08-01 2018-11-20 Texas Instruments Incorporated Variable holding voltage silicon controlled rectifier using separate and distinct bipolars

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930909A (en) * 1966-10-21 1976-01-06 U.S. Philips Corporation Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth
US3617827A (en) * 1970-03-30 1971-11-02 Albert Schmitz Semiconductor device with complementary transistors
US3730786A (en) * 1970-09-03 1973-05-01 Ibm Performance matched complementary pair transistors
IT946150B (it) * 1971-12-15 1973-05-21 Ates Componenti Elettron Perfezionamento al processo plana re epistssiale per la produzione di circuiti integrati lineari di potenza
JPS5017180A (ja) * 1973-06-13 1975-02-22
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
JPS55156366A (en) * 1979-05-24 1980-12-05 Toshiba Corp Semiconductor device
US4485552A (en) * 1980-01-18 1984-12-04 International Business Machines Corporation Complementary transistor structure and method for manufacture
US4381953A (en) * 1980-03-24 1983-05-03 International Business Machines Corporation Polysilicon-base self-aligned bipolar transistor process
US4339767A (en) * 1980-05-05 1982-07-13 International Business Machines Corporation High performance PNP and NPN transistor structure
US4553318A (en) * 1983-05-02 1985-11-19 Rca Corporation Method of making integrated PNP and NPN bipolar transistors and junction field effect transistor
JPS60194558A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0243622A3 (en) 1990-11-28
EP0243622A2 (en) 1987-11-04
EP0243622B1 (en) 1993-12-15
DE3788453D1 (de) 1994-01-27
DE3788453T2 (de) 1994-06-23
US4719185A (en) 1988-01-12
JPH0583195B2 (ja) 1993-11-25
CA1243421A (en) 1988-10-18

Similar Documents

Publication Publication Date Title
JPS62256465A (ja) 集積半導体装置の製造方法
US4160991A (en) High performance bipolar device and method for making same
US4378630A (en) Process for fabricating a high performance PNP and NPN structure
JP2728671B2 (ja) バイポーラトランジスタの製造方法
US4066473A (en) Method of fabricating high-gain transistors
US6611044B2 (en) Lateral bipolar transistor and method of making same
EP0039411A2 (en) Process for fabricating an integrated PNP and NPN transistor structure
US4236294A (en) High performance bipolar device and method for making same
US4392149A (en) Bipolar transistor
US20020017703A1 (en) Complementary bipolar transistors and manufacturing methods thereof
GB2156583A (en) Process for producing semiconductor device
US4485552A (en) Complementary transistor structure and method for manufacture
US4980304A (en) Process for fabricating a bipolar transistor with a self-aligned contact
US3945857A (en) Method for fabricating double-diffused, lateral transistors
US7015551B2 (en) Semiconductor device and method of fabricating same
US5443994A (en) Method of fabricating a semiconductor device having a borosilicate glass spacer
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
JPH0241170B2 (ja)
JP2988461B2 (ja) Ｂｉｃｍｏｓ集積回路製造技術でキャパシタを製造する方法
JP2592414B2 (ja) バイポーラトランジスタ構造の製造方法
US4109273A (en) Contact electrode for semiconductor component
US5106783A (en) Process for fabricating semiconductor devices with self-aligned contacts
JP2515055B2 (ja) 半導体デバイス
JPS5947468B2 (ja) バイポ−ラ・トランジスタの製造方法
US4127864A (en) Semiconductor device