JPS62263677A - 静電誘導型半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置及びその製造方法に係り、特に
静電誘導型、或は電界効果型の半導体スイッチング装置
に関するものである。

〔従来の技術〕

従来、半導体装置内に、高比抵抗領域をはさんで、第１
と第２の導伝型領域を形成する場合、即ちＰ−工−Ｎ接
合を形成する場合は、次の■、■の方法が主流であった
。

■第１の導伝型領域の上に、エピタキシャル成長によっ
て高地抵抗領域を形成し、更にその上に第２種の導伝型
領域を形成すると云う様な、高地抵抗のエピタキシャル
領域を用いる方法。

■第１及び第２の導伝型領域を不純物拡散深を用いて、
高地抵抗の半導体基板に形成し、不純物拡散が行なわれ
なかった基板部分を高比抵抗頭載として利用する方法。

従来の静電誘導型半導体スイッチング装置は、上記■、
■のＰ−４−Ｎ接合技術を用いて主電極やゲート等の各
部分が構成されている。以下に、静電誘導型半導体スイ
ッチング装置の一例として、静電誘導型サイリスタ（以
下、３ｔａｔｉｃ　Ｉｎｄｕｃｔｉ、ｏｎ　胆戸１ｓｔ
ｏｒの頭文字を収ってＳＩＴＨと略す）について説明す
る。

第３図及び第４図は、従来のＳＩＴＨの主電極の一方と
その主電極近くのゲート（以下、第１電極及び第１ゲー
トと呼ぶ）を含む部分の構造を示す断面模式図である。

第３図及び第４図の様なゲート及び生電極構造は、陰極
側、陽極側の両方に形成されるか、又はそのどちらか一
方だけに形成されるかである。簡単のために、以下の説
明では、ゲートｆｆｌ域や主電極領域に比べて高地抵抗
な、Ｎ−基板に、陰極（主電極）及び陰極側の第１ゲー
トを形成した場合を採り上げる。基本的には、陰極側の
構造も陽極側の構造も同じものである。

Ｓ　ＩＴＨは大きく分けて、第３図の様なチャネル埋込
型と、第４図の様な表面ゲート型の２種類がある。

先ず、第３図のチャネル埋込型Ｓ工ＴＨの構成について
説明する。（１）は、ゲートの不純物拡散深域や、陰極
の不純物拡散深域に比べて、高比抵抗なＮ−基板である
。（２）は、陰極と異なる導伝型であるＰ型不純物を拡
散したゲート領域である。（４）は、陰極となるＮ型不
純物拡散領域である。（６）は、エピタキシャル成長に
よって形成され、Ｎ−基板（１）と同様ゲート領域（２
）や陰極頭′ＩＥ、（４）に比べて、高比抵抗と見なせ
る部分である。（７）は、主電流の通り路となるチャネ
ルと呼ばれる部分で、ゲート領域（２）の不純物拡散を
制御して残した高比抵抗領域である。

次に、第４図の表面ゲート型Ｓ工ＴＨの構成について説
明する。（１）（２）　（４）　（力は、各々チャネル
埋込型のＳＩＴＨの場合と同じ＜、Ｎ−基板、ゲートの
Ｐ型不純物拡教頭載、陰極のＮ型不純物拡散頭載、高比
抵抗のチャネル領域である。表面ゲート型の場合、グー
）Ｍ＊（２）の不純物拡散深さｘ２は、陰極（４）の不
純物拡散深さＸ４よりも大きく、チャネル（７）はゲー
ト頭載（２）に周囲を囲まれる形になっている。

次に従来型５ＩＴＩ（の動作例ついて説明する。

以下も簡単のため、陰極側のみｅこゲートを構成した場
合について説明する。陽極側にゲートを構成した場合も
、ＰＮの極性を読みかえるだけで良い。

又、陰極・陽極の両方にゲートを形成した場合でも、基
本的な動作は同じである。基本動作と云う点から見れば
、第３図のチャネル埋込型も第４図の表面ゲート型も同
じであるので、この２つの型の区別をせず、合せて説明
する。

主電流のスイッチングは、陰極（４）とゲート（２）問
ノ順・逆バイアスの印加によって行なう。主電流は第５
ａ図或は第６ａ図の様に、陽極（８）から、チャネル（
７〕を通って陰極（４）Ｋ流れる。その時、チャネル（
力が空乏層によってピンチオフ（チャネルが閉じられて
いる状態）されていれば、電流は流れない。チャネル（
７）内の空乏層は、ゲート（２）電位によって制御され
得るものであるから、光に述べた如く、主電流のスイッ
チングが、ゲート信号で行なえる。

又、チャネル埋込型、表面ゲート型と云う分類とは無関
係に、Ｎ−基板（１）の比抵抗、チャネル（７）の幅Ｗ
、ゲート領域（２）の不純物濃度によって、チャネル（
７）が陰極（４）−ゲート（２）間開放時に、■自然空
乏層によってピンチオフされ電流が流れないノーマリ−
オフ型と、■自然空乏層で（ｔピンチオフし切らず、電
流が自由に流れるノーマリ−オン型の２種類がある。

■■いずれの場合でも、主電流の得通状態・遮断状態の
定性的な説明は第５ａ、　５ｂ、　６ａ、　６ｂ図で行
なえる。陰極（４）−ゲート（２）間ＫＯまたはわずか
の順方向バイアスを印加して、チャネル（７）の空乏層
を短かくしてやれば、第５ａ図、第６ａ図の様に主電流
（１０）が流れる。反対に、＠極（４）−ゲート（２）
間の順バイアスを取り除き、逆バイアスを印加すると、
チャネル（７）内に空乏層が形成されチャネルをピンチ
オフするので圧電流（１０）は、第５ｂ図第６ｂ図の様
に遮断される。

上述の様に、ＳＩＴＥは、ゲート（２）の電圧信号だけ
で、主電流をオン・オフ出来る電圧制御型半導体スイッ
チング装置であり、高耐圧、大電流、高速スイッチング
に適した、エネルギー損失の少ない装置である。又、チ
ャネル（７〕の幅Ｗが狭い方が広いものに比べて、高速
スイッチングに適し、同じ大きさの主電流を遮断する時
の陰極（４）−ゲート（２）間の逆バイアス（順方向阻
止電圧）も小さくて良い等の利点があるので、チャネル
（７）の幅Ｗの小さいものが実現しやすい、チャネル埋
込型Ｓ工ＴＨの方が装置特性の原理的な面では優位であ
る。

〔発明が解決しようとする問題点〕

従来の、高比抵抗領域を有する静電誘導型半導体スイッ
チング装置は、■エピタキシャル工程ヲ用いる、か、■
選択拡散により高比抵抗基板頭載を残すかのどちらかで
あり以下に述べる様な多くの問題点があった。９゛下、
ＳＩＴＥを例にとって、問題点を述べる。

■のエビタキシャル工程を用いるチャネル埋込型ｓ工Ｔ
ｕ（第３図）の場合。

チャネル埋込９ｓ　工Ｔ　Ｈで必要なエピタキシャル層
は、非常に結晶性の良い高比抵抗な数μｍ−故十μｍの
厚い層であるので、エピタキシャル層内の不純物濃度プ
ロファイルや結晶性の一様性（単結晶であること等）等
の制御性が良いことが望ましい。その為、これらの＃氷
を充す、エピタキシギル成長用の半導体材料の選択やそ
の混合比、エピタキシャル成長時の成長速度、成長時の
温度や圧力等、エピタキシャル成長条件の決定が難しい
。

又、不純物濃度の高い領域の上にエピタキシャル成長を
行なう場合には、オートドーピングと呼ばれる現象が起
きるので、エピタキシギル成長の土台となる部分のプロ
セスとの関係も考慮に入れた上でエビタキシャル工程を
制御しなくてはならない。この様に他の工程に比べて著
しくエビタキシャル工程は複雑なものであるであり、そ
の制御が難かしいと云う問題があった。更に、也の工程
よりも複雑であるためにエビタキシャル工程にかかる時
間が長くなると云う問題があった。又、エピタキシャル
層を形成する為に使用する装置が非常に高価であり、そ
の装置の補修点検作業にも多くの時間と費用が必要であ
る等の問題があった。

従って、チャネル埋込型Ｓ　ＩＴＥ　（第３図）を構成
する場合は、エピタキシャル成長工程を含んでいるので
、ＳＩＴＥの工期が長くなると同時に、Ｓ工ＴＨ作製上
の作業変敗が増える為に、ＳＩＴＥの特性改善の際に考
慮すべき要素が増えると云う問題があった。

一方、チャネル埋込型のＳＩＴＥの場合には、第３図に
示した様な、■ゲート領域が表面に露出している面積が
大きい。即ち、グー１ｆｆｌｆｆ域（２）の形成されて
いる表面よシ、高比抵抗のエピタキシャル層（６〕とそ
の上の主電極領域（４）とが突出した生電極付近の形状
、■その突出した部分でのゲート領域（２〕−エピタキ
シャル層（６）−生電極領域（４）のＰ−工−Ｎ接合の
露出部分の形状がなだらかな生電極付近の形状を実現し
なければならない。ここで、■の理由の１つとしては、
ゲート領域（２）のメタライズ出来る面積が大きい方が
、圧電流のオン・オフの際にチャネル頭４ｔｉ、（７）
を空乏層により開閉するために、生電極（４）に対して
ゲート領域が順・逆バイアスとなる様にゲート領域（２
）に印加する電圧が、５ＩＴＨ内の全ゲート領域に渡り
時間的空間的に均一にかけられるので、チャネル開閉の
遅れＫよって電流集中が起りその部分が熱破壊するのが
防げ、かつゲート信号に対する圧電流のオン・オフの応
答も良くなると云うことがある。■の理由の１つとして
は、Ｐ−■−Ｎ接合の露出部分の形状がなだらかな方が
、圧電流のオフ時にゲートに印加する主型＠（４）Ｋ対
する逆バイアス電圧を大きくシテモ、Ｐ−工−Ｎ接合露
出部分での空乏層形状が良くなると云う事がある。この
様な理由から、上記の様に、第３図の様な圧電極部付近
の構造を実現することが望ましいのであるが、そのため
には、■エピタキシャル層（６）をチャネル部（７）の
上に選択成長させる、■ゲート墳戚（２）を含むｓ工Ｔ
Ｈ全ｉＫｚピタキシャル層を形成し、そのエビタキシャ
ル層のゲーＨＱ＊（２）の上に形成されている部分だけ
をエツチングして第３図の様な形状を実現する、等の方
法があるがいずれも技術的に難かしいと云う間原があっ
た。エピタキシャル技術の容易さの而からみて、■の微
小なチャネル＠　域（７）上への選択成長より、■の全
面エピタキシャル成長の方が適当である。しかし、■の
全面エピタキシャル成長を行った場合でも、厚いエピタ
キシャル層（数μｍ−数十μｍ）を、高速でしかも制御
性が良い方法で選択的にエツチングしなければならない
と云う問題があった。又、上述の様な理由から、■で述
べた如くエツチングによって生じた、Ｐ−工−Ｎ接合の
露出部分の形状がなだらかでなければならないので、そ
れを実現させるためのエツチング技術が難しいと云う問
題もあった。更に、エツチング或は、選択エピタキシャ
ル成長ニよって生じたＰ−工−Ｎ接合の露出部分のパッ
シベーション技術も、接合露出部の形状が平面でなく、
面積も大きいので錐かしくなると云う問題があった。

この様に１エピタキシヤル成長工程を採ることによって
エピタキシャル技術の確立改善だけでなく、周辺技術の
確立や改善等も問題であった。

更にエビクキシャル工程を採用することにより、エツチ
ング工程等の周辺工程も含めて、Ｓ工ＴＨ作製の工期が
欠くなり、各工程専用の装置が必要となる等、Ｓ工ＴＨ
作裂の費用がかさむと云う問題、工程が長いために歩留
りが上がりにくい等の副次的な沢山の問題があった。

■の選択拡散により高比抵抗領域唄域を残す場合。

同一平面内に、ゲート領域（２）、主電極領域（４）、
高比抵抗領域の３種の領域が混在することになるので、
チャネル埋込み型Ｓ工ＴＨの場合に比べて、主電極領域
（４）の全体に対する割合が小さくなり、主電流容量が
上げ難いと云う問題があった。

又、第４図から明らかな様に、チャネル（７）の幅Ｗは
、圧電極部（４）の幅ｌより高比抵抗領域として残した
基板部分の長さ分だけ必ず長くなってしまうので次の様
な問題があった。スイッチング速度や順方向阻止電圧を
考慮したチャネル幅Ｗとしては数μｍが適しているが、
制御しようとする主電流に見合つｆｃ奄極面積を保ちつ
つ、このチャネル幅Ｗを実現することは困難である。即
ち、大きな主電流を流そうとすれば、電流踏度を下げる
為に、＠極幅ｌを大きく取る必要がある。又、電極幅ｌ
を大きくすると、チャネル幅Ｗも大きくなり、主電流の
オフ時に形成すべき空乏層の幅が大きくなるので、ゲー
ト（２）−生電極（４）間により大きな逆バイアスが必
要となり、オフ時に空乏層内に残ったゲートが引き出す
べき少数才力リアの故が増えかつゲートからの距離も遠
くなるのでスイッチング速度も低下すると云う間■があ
った。

従って、表面ゲート型の場合、高耐圧化、大容量化、高
速スイッチングと云うＳ工ＴＨＫ期待され得る特徴が引
き出しにくいと云う問題があった。

この発明は上記の様な問題点を解消するためになされた
もので、従来型のチャネル埋込型や表面ゲート型等の長
所を兼ね備えた静電誘導型半導体装置か？具入、）″ふ
乃ｒメ−）のム乙　エピタキシャル成長工程を用いずに
、高比抵抗領域が形成でき、その高比抵抗領域を介して
存在する２種類の導伝型領域を利用することを目的とす
る。

〔問題点を解決するための手段〕

この発明に係る静電誘導型半導体スイッチング装置は、
第１の導伝型領域の中に第２の導伝型領域を形成し、２
種類の導伝型領域の界面近傍にある範囲に渡り、この２
種類の導伝型不純物がコンペンセートする高比抵抗領域
を形成するとともに、この第１・第２の導伝型領域と上
記のコンペンセートした高比抵抗領域を、それぞれ、ゲ
ート、主電極、チャネルとしたものである。

〔作用〕

この発明における静電誘導型半導体装置は、２種類の導
伝型領域中の不純物のコンペンセートにより高比抵抗を
形成するので、エピタキシャル工程や、高地抵抗基板領
域をはさむと云うことをせずにＰ−Ｉ−Ｎ接合が形成さ
れ、又、半導体スイッチング装置Ｋ適した、チャネル・
ゲート及び電極構造が容易に、しかも短期間で、安価に
得られ、装置の特性も向上する。

［実施例］ 以下、この発明の一実施例として、ＳＩＴＨを収り上げ
て説明する。第１図は、この発明の一実施例として収り
上げた５ＩＴＨの断面模式図である。第１図と第２図以
下この発明の説明に用いた全ての図において同一符号の
部分は、同一のものか相当部分であることを示している
。

第１［′Ｊについて説明する。（１）は半導体基板で、
（２）や（４〕の第１種・第２種の４伝型偵域に比べて
高比抵抗な頭載である。（２）は、前述の第１の導伝型
領域でゲートに相当する部分である。（４）は第２の導
伝型が第１の導伝型より優位な領域で見かけ上第２の導
伝型と見なせる領域で、主電極部となる。

（３）　ｉ−ｊ、第１柿と第２種の導伝型不純物がコン
ペンセートした結果、ゲート領域（２）や、電極領域（
４）Ｋ比べて高比抵抗な領域で、Ｐ−工−Ｎ接合の上層
と見なし得る部分であり、基板（１）と継がっている部
分は、主電流の通り路であるチャネル（力となる。

次に第１図の様な断面構造となる装置を形成する方法の
一例について述べる。先ず、高比抵抗の半導体基板に、
第２ａ因の様に全面に、第１の萼伝型項域を不純物拡散
により形成する。次Ｋ、第２ｂ図の様に、酸化膜やホト
レジスト等で、主電極（４）を形成しようとする領域だ
けを残してマスキングを施す。その後、第２Ｃ図の様に
、第２の導伝型領域を不純物拡散によって形成する。最
後に、熱処理によって、第１図に示した様な、ある幅を
持った、２種敗の導伝型の競合する高比抵抗領域を形成
する。その際、形成すべき、高比抵抗領域の幅やゲート
や電極部で要求される不純物濃度に合せて、適当な拡散
係数の不純物や熱処理処件、不純物のドーピング方法（
ガス仏教・イオン注入等）を選ぶ必要がある。

ＳＩＴＨの場合には、第１図の様なゲート（２）〜チャ
ネル（７〕−生電極（４）構造は、陰極側・陽（立側の
どちらか一方か、或は両方に形成することＶこ−２る。

。 本発明を例えば、Ｅｉ工ＴＨに適用した場合、第１図の
２種類の導伝型不純物のコンペンセートによって生み出
された高比抵抗領域に３）及びその基板（１）側の開口
部に当たるチャネル（７）は、基板（１）の高比抵抗領
域と同じく、Ｐ−ニーＮ接合の上層として働く。従って
、５ＩＴＥの基本的な動作は、従来型のものと全く同じ
で、表面ゲート型の工程の簡便さと、チャネル埋込み型
の高速スイッチング、高耐圧、大容量化適応能力を末ね
備えた装置となる。

上記実施例では、Ｓ　ＩＴＨの場合について説明したが
、静電誘導型トランジスタ（Ｓ工層）、静電誘導型トラ
ンジスタロジック（Ｓ工ＴＬ）や電界効果型トランジス
タ（Ｅ”ＥＴ）等の半導体スイッチング装置であっても
良く、上記実施例と同様の効果を奏する。

尚、上記実施例では、半導体装置表面に、ゲート領域（
２）主電極＠戚（４）及び高比抵抗＠＊　（３）が露出
しているものを示したが、必要に応じて、第７図、第８
図の様にゲート埋込み型で、ゲー　トのメタライズを行
う不純物拡教頂域だけを表面まで継げた形にして、生電
極部の大面積化を行なったり、この時、第７図の様に主
電極部分（４）を高比抵抗、−城（３）で細分化しても
良いし、第８図の様江、主電極部分（４）を表面で連ね
た形にしても良い。

更に、生電極領域（４）と高比抵抗領域（３）、高比抵
抗領域（３）とゲート須＊　（２）の界面は、不純物の
等方性拡散を念頭に置いて、この発明の説明に用いた全
ての図中では円弧状に描いたが、不純物の異方性拡散技
術や不純物濃度等を適当に選ぶことに二て、界面形状即
ち高比抵抗領域（３）の形状は如何なる形にでも変形で
きるので、求める形状を任意に作って良い。

一方、第１図の断面構造を有するものの形成過程につい
て、上記実施例では、第２ａ図、第２ｂ図、第２ｃ図を
用いて、第１の導伝型領域内への第２の導伝型不純物ド
ープ及び一度の熱処理を行うと云う過程で説明したが、
不純物ドープの回数や熱処理の回数は何度でも良く、生
電極領域を形成する第２の導伝型不純物も一種類に限る
ものではない。

〔発明の効果］ 以上の横に、この部５月にｆハビ　寡［そ坪許栢１りを
、異なる導伝型の不純物のコンペンセートにより形成し
たので、静電誘導型半導体スイッチング装置が安価に短
期間ででき、しかも秀れた特性のものが得られ、エレメ
ントの微細化にも適したものが得られると云う効果があ
る。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す断面図、第２ａ図
、第２ｂ図、第２ｃ図はこの発明の一実施例を構成する
過程を示す断面図、第３図、第４図は従来の半導体装置
の一般的基本的な構造の断面図、第５ａ図、第５ｂ図、
第６ａ図、第６ｂ図は従来の半導体装置の動作状態を示
す断面図。第７図、第８図はこの発明の他の実施例を示
す断面図である。尚、図中同一符号は同−或は相当部分
を示す。 図中の符号の表わすものを以下に記す。 （１）は、高比抵抗半導体基板、（２）は、第１の導伝
型領域（ゲート領域）　、（３）は、異なった導伝型不
純物のコンペンセートにより形成された高地抵抗領域。 （４）は、第２の導伝型領域（主電極領域）。（６）は
、エピタキシャル成長により形成した高地抵抗領域。（
７〕は、高地抵抗のチャネル領域。（８）は、（４）と
逆の生電極。（９）は、空乏層。（１０）は、主電流。 （１１）は、マスク。（Ｗ）は、チャネル幅。（１）は
、電極幅。（ｘ２）は、ゲート不純物の拡散深さ。（Ｘ
りは、電極不純物の拡散深さ。 図中、同−符Ｊ８は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）次のＡ〜Ｃの領域を持ち、そのＡ〜Ｃの領域がＤ
   〜Ｆの形に配置されたことを特徴とする静電誘導型半導
   体装置。 Ａ：ゲートなる第１の導電型領域。 Ｂ：主電極の一方となる第２の導電型領域。 Ｃ：主電流の通路となり、ゲート信号により開閉するＡ
   やＢの領域に比べて高比抵抗なチャンネル領域。 Ｄ：ＡとＢの領域が半導体基板の同一の平面上に形成さ
   れている形 Ｅ：ＡとＢの領域が形成されている半導体基板の平面を
   上面とした時、Ｂの領域の下方にＡの領域が延在してい
   る形 Ｆ：Ｃのチャネル領域が、Ｂの主電極領域の下方にあり
   、Ａのゲート領域に囲まれている形。
2. （２）半導体基板上に、第１の導電型領域を形成し、こ
   の第１の導電型領域内に、第２の導電型領域を形成し、
   第１の導電型領域と第２の導電型領域の界面近傍に、或
   る範囲でこの２種類の導電型の不純物濃度が相殺されて
   この２種類の導電型領域に比べて高比抵抗な領域を形成
   するようにした静電誘導型半導体装置の製造方法。