JPS62269507A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPS62269507A JPS62269507A JP61112743A JP11274386A JPS62269507A JP S62269507 A JPS62269507 A JP S62269507A JP 61112743 A JP61112743 A JP 61112743A JP 11274386 A JP11274386 A JP 11274386A JP S62269507 A JPS62269507 A JP S62269507A
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- variable gain
- gain amplifier
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、入力信号レベルに応じて利得を町変し、出力
レベルを一定に保つ之めの可変利得増幅器に関する。
レベルを一定に保つ之めの可変利得増幅器に関する。
（従来技術及び発明が解決レエうとする問題点〕従来、
第４図に示すＣＭＯＳインバータの入出力に可変抵抗Ｒ
ｆ＋で負帰還ケかげた構成の可変利得増幅器が提案さｎ
ている。ＮチャネルＭＯＳトランジスタの相互コンダク
タンスと出力抵抗をそれぞれｇｆｆｌｌ ’ ”とし
、ＰチャネルＭＯＳトランジスタの相互コンダクタンス
と出力抵抗をそれぞれｇｙｎ、＋ ｒｉとし、可変抵抗
値” Ｒｆ＋とすると、電圧利得Ｇ、と入力インピーダ
ンスｚｉｎはそれぞれ（１）式、（２）式で与えられる
。
第４図に示すＣＭＯＳインバータの入出力に可変抵抗Ｒ
ｆ＋で負帰還ケかげた構成の可変利得増幅器が提案さｎ
ている。ＮチャネルＭＯＳトランジスタの相互コンダク
タンスと出力抵抗をそれぞれｇｆｆｌｌ ’ ”とし
、ＰチャネルＭＯＳトランジスタの相互コンダクタンス
と出力抵抗をそれぞれｇｙｎ、＋ ｒｉとし、可変抵抗
値” Ｒｆ＋とすると、電圧利得Ｇ、と入力インピーダ
ンスｚｉｎはそれぞれ（１）式、（２）式で与えられる
。
（２）式から判るＬ′）に、入力インピーダンスＺｉｎ
はＮチャネルＭＯ８，ＰチャネルＭＯＳトランジスタの
出力抵抗の並列接続値と帰還抵抗Ｒ１゜の和ｔはぼイン
バータ単体の利得で割った形となフ、負帰還にＬりＺｉ
ｎが低下する。従って、この増幅器全多段化して扁利得
を図る定めに従来から第５図の工うな構成が提案されて
いる。
はＮチャネルＭＯ８，ＰチャネルＭＯＳトランジスタの
出力抵抗の並列接続値と帰還抵抗Ｒ１゜の和ｔはぼイン
バータ単体の利得で割った形となフ、負帰還にＬりＺｉ
ｎが低下する。従って、この増幅器全多段化して扁利得
を図る定めに従来から第５図の工うな構成が提案されて
いる。
この構成ではＮチャネルＭＯＳトランジスタＦＮＩ、
ＦＮ２からなるソースフォロワ回路を入力バッファアン
プとして第４図の増幅器の前に付加し単位増幅器全形成
して、前段への人力インピーダンスの影ｑＩを低減し単
位増幅器１を構成する。谷麓Ｃはソースフォロワ回路付
加により直流レベルがシフトするため直流成分カット用
である。ＲＢはバイアス回路のインピーダンス全高め、
前段への影響全低減丁／）ための抵抗である。ｖＢ、、
ｖＢ、ｈバイアス過圧である。この構成ない定め、直
流成分の増幅も心安とする用途には適さない欠点會持つ
。ＩＣの製作上、現実的＆ＲＢ、Ｃノ値はぞｎぞれ１０
０にΩ、１ｏｐＦ程度であるから上記のカットオフ周反
故は１６０ ＫＨｚと比較的尚い埴となゐ。また、ＩＣ
の製造プロセス上谷鍼會袈作するプロセスを付加するこ
とはＩＣのコスト簡につながる。
ＦＮ２からなるソースフォロワ回路を入力バッファアン
プとして第４図の増幅器の前に付加し単位増幅器全形成
して、前段への人力インピーダンスの影ｑＩを低減し単
位増幅器１を構成する。谷麓Ｃはソースフォロワ回路付
加により直流レベルがシフトするため直流成分カット用
である。ＲＢはバイアス回路のインピーダンス全高め、
前段への影響全低減丁／）ための抵抗である。ｖＢ、、
ｖＢ、ｈバイアス過圧である。この構成ない定め、直
流成分の増幅も心安とする用途には適さない欠点會持つ
。ＩＣの製作上、現実的＆ＲＢ、Ｃノ値はぞｎぞれ１０
０にΩ、１ｏｐＦ程度であるから上記のカットオフ周反
故は１６０ ＫＨｚと比較的尚い埴となゐ。また、ＩＣ
の製造プロセス上谷鍼會袈作するプロセスを付加するこ
とはＩＣのコスト簡につながる。
次に、容ｌｉｔ ｋ製作するプロセスが心安で、しかも
直流成分からの増幅ができないという第５図の構成の欠
点會補５ため、第６囚の構成が提案きれている。この構
成では第４図の増幅器の前にＦＮＩ、 ＦＮ２から成る
ノースフ万ロワ回路トこのソースフォロワ回路の前にざ
らにＰチャネルＭＯＳトランジスタＦＰＩ、ＦＰ２から
成るンペルシフト＝能を持つ第２のソースフォロワ回路
を付加した単位増幅器２から構成ぜれる。ｖＢ３はバイ
アス適圧である。この構成では第２のソースフォロワ回
路の付加により直流レベルを入出力間で合わせることが
可能な之め、容置を用いず直結に多段化できる。しかし
、第２のソースフォロワ回路の付加により、丁ｌわち段
数が増えることＶＣ工Ｖ第６図の増幅器の周仮数帯域は
第５図の構成に比べ低下し、消費電力は増加する欠点を
待つ。
直流成分からの増幅ができないという第５図の構成の欠
点會補５ため、第６囚の構成が提案きれている。この構
成では第４図の増幅器の前にＦＮＩ、 ＦＮ２から成る
ノースフ万ロワ回路トこのソースフォロワ回路の前にざ
らにＰチャネルＭＯＳトランジスタＦＰＩ、ＦＰ２から
成るンペルシフト＝能を持つ第２のソースフォロワ回路
を付加した単位増幅器２から構成ぜれる。ｖＢ３はバイ
アス適圧である。この構成では第２のソースフォロワ回
路の付加により直流レベルを入出力間で合わせることが
可能な之め、容置を用いず直結に多段化できる。しかし
、第２のソースフォロワ回路の付加により、丁ｌわち段
数が増えることＶＣ工Ｖ第６図の増幅器の周仮数帯域は
第５図の構成に比べ低下し、消費電力は増加する欠点を
待つ。
以上述べたように従来構成の可変利得Ｊ′ｄ １ｌｆＩ
器を用いて、増幅の直流成分からの広蛍域化、低電力化
を満足略せることは難しい。
器を用いて、増幅の直流成分からの広蛍域化、低電力化
を満足略せることは難しい。
（問題点１１＃決丁ゐための手段〕
本発明は、ＣＭ、ＯＳインバータ１段と町ｆ抵抗により
入出力に帰還をかげｍ０ＭＯＳインバータを縦続接続し
て可変利得増幅器を構成することにより、レベルシフト
回路及び容量が不用でおるため、広蛍域化、低電力化を
図ることを目的とする。
入出力に帰還をかげｍ０ＭＯＳインバータを縦続接続し
て可変利得増幅器を構成することにより、レベルシフト
回路及び容量が不用でおるため、広蛍域化、低電力化を
図ることを目的とする。
上記の目的を達成する定め、本発明は外部工り利得全可
変できる可変利得増幅器において、Ｎ形ＭＯＳトランジ
スタとＰ形ＭＯＳトランジスタのドレイン端子相互を接
続し、さらにゲート端子相互全接続し、Ｎ形ＭＯＳトラ
ンジスタのソース端子を低電源電圧端子に接続し、Ｐ形
ＭＯＳトランジスタのソース端子金高電源電圧端子に接
続して形成し比相補形インバータを２個具備し、第１の
相補形インバータの出力端子全第２の相補形インバータ
の入力端子と接続し、第２の相補形インバータの入出力
端子間に抵抗値全変化しつる手段を接続することをｔＦ
ｆ徴とする可変利得増幅器を発明の安上とするものであ
るＯ 次に不発明の実施Ｆｌ ｋ添付図面について説明する０ なお実施例に一つの例示であって、本発明の斗′彦神を
逸脱しない範囲で値々の変更あるいは改良を行いうるこ
とは言うまでもない。
変できる可変利得増幅器において、Ｎ形ＭＯＳトランジ
スタとＰ形ＭＯＳトランジスタのドレイン端子相互を接
続し、さらにゲート端子相互全接続し、Ｎ形ＭＯＳトラ
ンジスタのソース端子を低電源電圧端子に接続し、Ｐ形
ＭＯＳトランジスタのソース端子金高電源電圧端子に接
続して形成し比相補形インバータを２個具備し、第１の
相補形インバータの出力端子全第２の相補形インバータ
の入力端子と接続し、第２の相補形インバータの入出力
端子間に抵抗値全変化しつる手段を接続することをｔＦ
ｆ徴とする可変利得増幅器を発明の安上とするものであ
るＯ 次に不発明の実施Ｆｌ ｋ添付図面について説明する０ なお実施例に一つの例示であって、本発明の斗′彦神を
逸脱しない範囲で値々の変更あるいは改良を行いうるこ
とは言うまでもない。
第１白は本発明の実施例でろって、破線内の単位層Ｉ嘔
器３について説明する。ＩＮは入力端子、工は初段イン
バータと次段インバータの結線ノード、ＯＵＴは出力端
子Ｉ ＶＤＤは電源電圧端子、ＭＮＩ、ＭＮ２ はＮチ
ャネルＭＯＳ？ランジスタ、ＭＰＩ、ＭＰ２ はＰチャ
ネルＭＯ３）ランジスタ、 Ｒｆ、はａ７変抵抗であ
る。
器３について説明する。ＩＮは入力端子、工は初段イン
バータと次段インバータの結線ノード、ＯＵＴは出力端
子Ｉ ＶＤＤは電源電圧端子、ＭＮＩ、ＭＮ２ はＮチ
ャネルＭＯＳ？ランジスタ、ＭＰＩ、ＭＰ２ はＰチャ
ネルＭＯ３）ランジスタ、 Ｒｆ、はａ７変抵抗であ
る。
よジ詳棲ｊに構成を説明すると、トランジスタＭＮ２．
ＭＰ２のゲート相互全共通とし、また１ドレイン相互を
共通として第１のインバータを構成し、第１のインバー
タの出力が、トランジスタＭＮＩ、ＭＰＩ により第１
のインバータと同様に形成される第２のインバータの入
力に接続されている。さらに、第２のインバータの入出
力間に可変抵抗Ｒｆ、’ｉｔ接枕し、負帰還パスを形成
している。トランジスタＭＮＩ、ＭＰ１．ＭＮ２゜ＭＰ
２の相互コンダクタンス、出力抵抗ｔそれぞれｇｍ、
＋ ｒｌ ＋ ｇｒｌ１２ ＋ ｒｔ ： ｇＦＭｌ
１ ｒｌ ＋ ｇｍ、 ！ ｒ４とおくと、端子ＩＮか
ら端子ＯＵＴへの耐圧利得Ｇ。
ＭＰ２のゲート相互全共通とし、また１ドレイン相互を
共通として第１のインバータを構成し、第１のインバー
タの出力が、トランジスタＭＮＩ、ＭＰＩ により第１
のインバータと同様に形成される第２のインバータの入
力に接続されている。さらに、第２のインバータの入出
力間に可変抵抗Ｒｆ、’ｉｔ接枕し、負帰還パスを形成
している。トランジスタＭＮＩ、ＭＰ１．ＭＮ２゜ＭＰ
２の相互コンダクタンス、出力抵抗ｔそれぞれｇｍ、
＋ ｒｌ ＋ ｇｒｌ１２ ＋ ｒｔ ： ｇＦＭｌ
１ ｒｌ ＋ ｇｍ、 ！ ｒ４とおくと、端子ＩＮか
ら端子ＯＵＴへの耐圧利得Ｇ。
に（３）式で与えられる。
（ここでω＝２πｆ、 ｆは信号周波数＋ Ｃｉｎは本
増１扁器を多段化したときの、次段増幅器の入力容量で
ある。） （３）式から、帰還抵抗Ｒｆ、に：り利得を可変にでき
、また、この増幅器の入力インピーダンスげ入力容量に
よる容址性のみであるから、多段化し之場合、次段の増
幅器は容量Ｃｉｎを介して帯域に影響を与えるだけで利
得に形番しない。
増１扁器を多段化したときの、次段増幅器の入力容量で
ある。） （３）式から、帰還抵抗Ｒｆ、に：り利得を可変にでき
、また、この増幅器の入力インピーダンスげ入力容量に
よる容址性のみであるから、多段化し之場合、次段の増
幅器は容量Ｃｉｎを介して帯域に影響を与えるだけで利
得に形番しない。
このような構成になっているから、容近、レベルシフト
回路無しで直結多段化可能な定め、直流成分からの増幅
を行える増幅器を帯域劣化が少なく低電力で実現でき、
しかも低コストなＩＣ全提供できる利点金持つ。
回路無しで直結多段化可能な定め、直流成分からの増幅
を行える増幅器を帯域劣化が少なく低電力で実現でき、
しかも低コストなＩＣ全提供できる利点金持つ。
第５図の回路でμＲＢＸＣできまる周波数以下の周波数
を増幅することはできないが、第１図では入力インピー
ダンスが高い之め、直流から壇Ｉ陥−ｒることができる
。
を増幅することはできないが、第１図では入力インピー
ダンスが高い之め、直流から壇Ｉ陥−ｒることができる
。
第２図の（ａ）、申）は夫々本発明の第２．第３の実施
例を示すもので、破線内は抵抗値がゲート電圧ＶＮ、Ｖ
ＰＩ／（：エフそれぞれインピーダンスが可変可能な非
飽和唄域にバイアスされ九ＮチャネルＭＯＳトランジス
タＭＮ３ 、ＰチャネルＭＯＳトランジスタｙｒｐａｔ
−ｗ１図の可変抵抗）仏の代ｔ）ｖｃ−ｔｒＬそれ用い
ｔ単位増幅器４．５を示す。 Ｍ Ｎ ３９Ｍ Ｐ ３
のトランジスタサイズ、バイアス電圧ｖＮ、ｖＰ１適当
に設定することで任意の抵抗レンジを待ち、電圧にエフ
制御可能な可変抵抗を実現できるため、可変利得増幅器
の小形化、 ７ｖｌＪ得の可変性に優れている。
例を示すもので、破線内は抵抗値がゲート電圧ＶＮ、Ｖ
ＰＩ／（：エフそれぞれインピーダンスが可変可能な非
飽和唄域にバイアスされ九ＮチャネルＭＯＳトランジス
タＭＮ３ 、ＰチャネルＭＯＳトランジスタｙｒｐａｔ
−ｗ１図の可変抵抗）仏の代ｔ）ｖｃ−ｔｒＬそれ用い
ｔ単位増幅器４．５を示す。 Ｍ Ｎ ３９Ｍ Ｐ ３
のトランジスタサイズ、バイアス電圧ｖＮ、ｖＰ１適当
に設定することで任意の抵抗レンジを待ち、電圧にエフ
制御可能な可変抵抗を実現できるため、可変利得増幅器
の小形化、 ７ｖｌＪ得の可変性に優れている。
第３図ぼ、本発明の第４の実施例であし、破線内の単位
増幅器６について説明する。単一チャネルＭＯＳトラン
ジスタ’１−５１に抵抗として用いる第２図の実施例の
場合、利得が増大するにつれて信号波形の歪が増大する
欠点を持つ。これは増幅器出力電圧が増力口する場合と
減少する場合で可変抵抗用トランジスタＭＮ３．ＭＰ３
のバイアス条件が異なる定め、トランジスタの直流抵抗
値が変化するために生ずる。すなわち帰還がかかること
によりｇアが変わるので、一定値の抵抗とみなされなく
なし、結果として波形歪となって表われる。
増幅器６について説明する。単一チャネルＭＯＳトラン
ジスタ’１−５１に抵抗として用いる第２図の実施例の
場合、利得が増大するにつれて信号波形の歪が増大する
欠点を持つ。これは増幅器出力電圧が増力口する場合と
減少する場合で可変抵抗用トランジスタＭＮ３．ＭＰ３
のバイアス条件が異なる定め、トランジスタの直流抵抗
値が変化するために生ずる。すなわち帰還がかかること
によりｇアが変わるので、一定値の抵抗とみなされなく
なし、結果として波形歪となって表われる。
第２図（ａ）においてＭＮ３の直流抵抗値ＲＮは（４）
式で与えらｎる。
式で与えらｎる。
（ＷＮはチャネル１鴫、ＬＮはチャネル長、μＮは電子
易動度、ＣｏＸはゲート率位面積容ｆｉｔ）、Ｖ工はＭ
Ｐ２．ＭＮ２から成るインバータの入力電圧。
易動度、ＣｏＸはゲート率位面積容ｆｉｔ）、Ｖ工はＭ
Ｐ２．ＭＮ２から成るインバータの入力電圧。
Ｖｏｕｔは増幅器の出力電圧、 ＶＴＲはしきい値電圧
である。
である。
Ｎ＃Ａ器の利得増加に伴い、ＭＰ２．ＭＮ２から成るイ
ンバータ”ｎｖ２における利得も増大する〇りＩｎｖ□
の入出力電圧ＶＭを中心に上下するため、ＭＮ３のバイ
アスが変動しＲＮが増減する。第３図（ｂ）のＰチャネ
ルＭＯＳトランジスタＭＰ３の場合も同様のことが言え
る。第３図の実施？ＩＪは第２図の実施例の上述し之欠
点を解決するものである。この構成では可変抵抗がＮチ
ャネルＭＯＳトランジスタＭＮ３ とＰチャネルＭＯＳ
ｌ−ランジスタＭ、Ｐ３の並列接続にＬり形成されてい
るほかは第２図と同じである。この並列接続の値をＲｔ
ｏｔと２くとＲｔｏｔは（５）式で与えられる。
ンバータ”ｎｖ２における利得も増大する〇りＩｎｖ□
の入出力電圧ＶＭを中心に上下するため、ＭＮ３のバイ
アスが変動しＲＮが増減する。第３図（ｂ）のＰチャネ
ルＭＯＳトランジスタＭＰ３の場合も同様のことが言え
る。第３図の実施？ＩＪは第２図の実施例の上述し之欠
点を解決するものである。この構成では可変抵抗がＮチ
ャネルＭＯＳトランジスタＭＮ３ とＰチャネルＭＯＳ
ｌ−ランジスタＭ、Ｐ３の並列接続にＬり形成されてい
るほかは第２図と同じである。この並列接続の値をＲｔ
ｏｔと２くとＲｔｏｔは（５）式で与えられる。
（Ｗｐはチャ坏ル幅、ＬＰはチャネル長、μＰは正孔移
ｔｊｊＪ度１ ｃｏｘはゲート単位面積容量） 、 Ｖ
ＴＰμＭＰ３のしきい値電圧である。
ｔｊｊＪ度１ ｃｏｘはゲート単位面積容量） 、 Ｖ
ＴＰμＭＰ３のしきい値電圧である。
式のように変形できる。
ランジスタＭＮ３ とＰチャネルＭＯＳ）ランジスタＭ
Ｐ３の易ＩＩＪＪ度定数を等しく設定すれは、並列抵抗
Ｒｔｏｔは一定に保つことができ波形歪に生じないこと
がわかる。βＮ＝βｐ’に設定するにＨＮチャネル、Ｐ
チャネルトランジスタのチャネル幅とチャネル長の比全
それぞれｗＮ／ＬＮ 、 Ｗｐ／Ｌｐトシ、比ＷＮ／Ｌ
Ｎ ： ＷＰ／ＬＰ ’ｊｅ移ｓｈｏ比ｐｙ／ｐＰＶｃ
応じて設定すれば工い。
Ｐ３の易ＩＩＪＪ度定数を等しく設定すれは、並列抵抗
Ｒｔｏｔは一定に保つことができ波形歪に生じないこと
がわかる。βＮ＝βｐ’に設定するにＨＮチャネル、Ｐ
チャネルトランジスタのチャネル幅とチャネル長の比全
それぞれｗＮ／ＬＮ 、 Ｗｐ／Ｌｐトシ、比ＷＮ／Ｌ
Ｎ ： ＷＰ／ＬＰ ’ｊｅ移ｓｈｏ比ｐｙ／ｐＰＶｃ
応じて設定すれば工い。
ま几、ＲｔＯｔの値ａ ＷＮ ／ ＬＮ 、 Ｗｐ／
ＬＰ （！：ゲートバイアス電圧ＶＮ、 ＶＰ ｖｃ
Ｌり設定できる。
ＬＰ （！：ゲートバイアス電圧ＶＮ、 ＶＰ ｖｃ
Ｌり設定できる。
この工うにこの実施例では、Ｎチャネルトランジスタと
Ｐチャネルトランジスタのゲート電圧にＬ９利得ＯＴｆ
がｏＪ能でしかも波形歪の生じないｏＪ変利得増幅器が
実現可能である。
Ｐチャネルトランジスタのゲート電圧にＬ９利得ＯＴｆ
がｏＪ能でしかも波形歪の生じないｏＪ変利得増幅器が
実現可能である。
（発明の効果う
斜上の工うに本発明に工れば、ＣＭＯＳインバータ全２
個縦絖に接続し、第２のインバータの入出力間金、可変
抵抗、単一チャネルのＭＯＳトランジスタ、Ｎチャネル
ＭＯＳ）ランジスタとＰチャネルＭＯＳトランジスタの
並列接続し友もの等の可変抵抗手段により接続して形成
してμ丁変利得壇幅器全構成することに工って、直流成
分からの広帯域な増幅を低歪で行える可変利得増幅器を
低１力、低コストで実現できる利点かめる。
個縦絖に接続し、第２のインバータの入出力間金、可変
抵抗、単一チャネルのＭＯＳトランジスタ、Ｎチャネル
ＭＯＳ）ランジスタとＰチャネルＭＯＳトランジスタの
並列接続し友もの等の可変抵抗手段により接続して形成
してμ丁変利得壇幅器全構成することに工って、直流成
分からの広帯域な増幅を低歪で行える可変利得増幅器を
低１力、低コストで実現できる利点かめる。
さらに多段構成とすることにより、上記の性能をさらに
向上することができる。
向上することができる。
第１図は本発明の第１の実施例、第２図（ａ）。
慟）は本発明の第２．第３の実施ψ１３、′ｆｇ３図は
本発明の第４の実施例、第４図μ単位可変利得瑣幅器の
従来例、第５図はＭ４図の単位可変利得増幅器の前にソ
ースフォロワと容量ｔ−付加し多段化し之従来形の多段
可変利得増幅器、第６図は第４図の単位可変利得増幅器
の前にソースフォロワ全２段付加し多段化した従来形の
多段可変利得増幅器を示す。 ＩＮ・・・・・・信号入力端子 ＯＵＴ・・・・・・信号出力端子 ＶＤＤ・・・・・・正電源電圧端子 ■・・・・・・・・・２段縦続接続し次インバータ間の
接続端子 ？ｌ／Ｉ Ｎ １ 、 Ｍ Ｎ ２ 、 Ｍ Ｎ ３
、 Ｆ Ｎ １ 、 Ｆ Ｎ ２ ・・・・・・Ｎチ
ャ洋ルＭＯＳトランジスタ ＭＰＩ、ＭＰ２．ＭＰ３．ＦＰＩ、ＦＰ２ ・・・・
・・ＰチャネルＭＯＳトランジスタ Ｒｆ＋ ・・・・・・５ｒ変抵抗 ＶＢ、、 ＶＢ、、 ＶＢ、・・・・・・バイアス亀圧
ＲＢ ・・・・・・固定抵抗 ｖＮ ・・・・・・ｖＮ３のゲート電圧ＶＰ ・・
・・・・ＭＰ３のゲート電圧１・・・・・・・・・第５
図の従来例における単位可変利得増幅器２・・・・・・
・・・第６図の従来例における単位可変利得増幅器３・
・・・・・・・・第１の実施例における単位可変利得増
幅器４・・・・・・・・・第２の実施例に２ける単位可
変利得増幅器５・・・・・・・・・第３の実施例におけ
る単位可変利得増幅器６・・・・・・・・・第４の実施
例における単位可変利得増幅器特許出願人 日本電信
電話株式会社 第１図 第２Ｗ！ｌＪ ■。 （０） 第３図 第４図
本発明の第４の実施例、第４図μ単位可変利得瑣幅器の
従来例、第５図はＭ４図の単位可変利得増幅器の前にソ
ースフォロワと容量ｔ−付加し多段化し之従来形の多段
可変利得増幅器、第６図は第４図の単位可変利得増幅器
の前にソースフォロワ全２段付加し多段化した従来形の
多段可変利得増幅器を示す。 ＩＮ・・・・・・信号入力端子 ＯＵＴ・・・・・・信号出力端子 ＶＤＤ・・・・・・正電源電圧端子 ■・・・・・・・・・２段縦続接続し次インバータ間の
接続端子 ？ｌ／Ｉ Ｎ １ 、 Ｍ Ｎ ２ 、 Ｍ Ｎ ３
、 Ｆ Ｎ １ 、 Ｆ Ｎ ２ ・・・・・・Ｎチ
ャ洋ルＭＯＳトランジスタ ＭＰＩ、ＭＰ２．ＭＰ３．ＦＰＩ、ＦＰ２ ・・・・
・・ＰチャネルＭＯＳトランジスタ Ｒｆ＋ ・・・・・・５ｒ変抵抗 ＶＢ、、 ＶＢ、、 ＶＢ、・・・・・・バイアス亀圧
ＲＢ ・・・・・・固定抵抗 ｖＮ ・・・・・・ｖＮ３のゲート電圧ＶＰ ・・
・・・・ＭＰ３のゲート電圧１・・・・・・・・・第５
図の従来例における単位可変利得増幅器２・・・・・・
・・・第６図の従来例における単位可変利得増幅器３・
・・・・・・・・第１の実施例における単位可変利得増
幅器４・・・・・・・・・第２の実施例に２ける単位可
変利得増幅器５・・・・・・・・・第３の実施例におけ
る単位可変利得増幅器６・・・・・・・・・第４の実施
例における単位可変利得増幅器特許出願人 日本電信
電話株式会社 第１図 第２Ｗ！ｌＪ ■。 （０） 第３図 第４図
Claims (6)
- （１）外部より利得を可変できる可変利得増幅器におい
て、Ｎ形ＭＯＳトランジスタとＰ形ＭＯＳトランジスタ
のドレイン端子相互を接続し、さらにゲート端子相互を
接続し、Ｎ形ＭＯＳトランジスタのソース端子を低電源
電圧端子に接続し、Ｐ形ＭＯＳトランジスタのソース端
子を高電源電圧端子に接続して形成した相補形インバー
タを２個具備し、第１の相補形インバータの出力端子を
第２の相補形インバータの入力端子と接続し、第２の相
補形インバータの入出力端子間に抵抗値を変化しうる手
段を接続することを特徴とする可変利得増幅器。 - （２）第２の相補形インバータの入出力端子間に可変抵
抗を接続した特許請求の範囲第１項記載の可変利得増幅
器。 - （３）第２の相補形インバータの入出力端子間に、ゲー
ト電圧にインピーダンスを可変しうる ＮチャネルＭＯＳトランジスタを接続した特許請求の範
囲第１項記載の可変利得増幅器。 - （４）第２の相補形インバータの入出力端子間に、ゲー
ト電圧によりインピーダンスを可変しうるＰチャネルＭ
ＯＳトランジスタを接続した特許請求の範囲第１項記載
の可変利得増幅器。 - （５）第２の相補形インバータの入出力端子間に、ゲー
ト電圧によりインピーダンスを可変しうるＮチャネルＭ
ＯＳトランジスタとＰチャネルＭＯＳトランジスタとを
並列に接続した特許請求の範囲第１項記載の可変利得増
幅器。 - （６）外部より利得を可変できる可変利得増幅器におい
て、Ｎ形ＭＯＳトランジスタとＰ形ＭＯＳトランジスタ
のドレイン端子相互を接続し、さらにゲート端子相互を
接続し、Ｎ形ＭＯＳトランジスタのソース端子を低電源
電圧端子に接続し、Ｐ形ＭＯＳトランジスタのソース端
子を高電源電圧端子に接続して形成した相補形インバー
タを２個具備し、第１の相補形インバータの出力端子を
第２の相補形インバータの入力端子と接続し、第２の相
補形インバータの入出力端子間に抵抗値を変化しうる手
段を接続した単位増幅器を複数段具備した特許請求の範
囲第１項記載の可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112743A JPS62269507A (ja) | 1986-05-19 | 1986-05-19 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112743A JPS62269507A (ja) | 1986-05-19 | 1986-05-19 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62269507A true JPS62269507A (ja) | 1987-11-24 |
Family
ID=14594435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61112743A Pending JPS62269507A (ja) | 1986-05-19 | 1986-05-19 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62269507A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0938777A2 (en) * | 1997-09-15 | 1999-09-01 | Koninklijke Philips Electronics N.V. | A high frequency amplifier, and a communication receiver or transceiver |
| US7349017B2 (en) * | 2004-04-21 | 2008-03-25 | Avago Technologies Ecbu Ip Pte Ltd | Color sensor circuit with integrated programmable gain selection |
| JP2009231864A (ja) * | 2008-03-19 | 2009-10-08 | Citizen Holdings Co Ltd | 可変ゲインアンプ |
| JP2011029738A (ja) * | 2009-07-22 | 2011-02-10 | Hitachi Ltd | 信号増幅回路、光受信回路、光モジュールおよびデータ交換システム |
-
1986
- 1986-05-19 JP JP61112743A patent/JPS62269507A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0938777A2 (en) * | 1997-09-15 | 1999-09-01 | Koninklijke Philips Electronics N.V. | A high frequency amplifier, and a communication receiver or transceiver |
| US7349017B2 (en) * | 2004-04-21 | 2008-03-25 | Avago Technologies Ecbu Ip Pte Ltd | Color sensor circuit with integrated programmable gain selection |
| JP2009231864A (ja) * | 2008-03-19 | 2009-10-08 | Citizen Holdings Co Ltd | 可変ゲインアンプ |
| JP2011029738A (ja) * | 2009-07-22 | 2011-02-10 | Hitachi Ltd | 信号増幅回路、光受信回路、光モジュールおよびデータ交換システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100717993B1 (ko) | 능동 바룬기 | |
| CN108762362B (zh) | 适用于高电源噪声抑制比、低输出阻抗的稳压器 | |
| CN100472958C (zh) | 线性放大器 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JP5239451B2 (ja) | 差動単相変換回路 | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| JPH07193436A (ja) | 低い歪の演算増幅器 | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| WO2020215795A1 (zh) | 一种基于薄膜晶体管的自举结构放大器及芯片 | |
| KR20070057022A (ko) | 저전압 저전력 ａ/ｂ급 출력단 | |
| CN115459804B (zh) | 一种多模式模拟基带电路 | |
| CN105207633B (zh) | 功率放大器 | |
| JPS62269507A (ja) | 可変利得増幅器 | |
| CN112491369B (zh) | 一种传感器信号处理电路 | |
| CN109905105B (zh) | 低延迟低电压电流比较器及电路模块 | |
| JP2003258567A (ja) | 高周波回路 | |
| CN104506151B (zh) | 一种用于医疗电子的运算放大器 | |
| US20220311389A1 (en) | Cascode structure, output structure, amplifier, and driving circuit | |
| US5650752A (en) | Amplifier circuit with parallel connected amplifiers | |
| CN216122360U (zh) | 可变增益放大器 | |
| KR100240640B1 (ko) | 능동 발룬 회로 | |
| US9871492B2 (en) | Analog amplifier for recovering abnormal operation of common mode feedback | |
| CN113809998A (zh) | 一种折叠式共源共栅运算放大器及电子设备 | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JP2006279599A (ja) | 増幅回路 |