JPS62271023A - プログラム制御方式 - Google Patents

プログラム制御方式

Info

Publication number
JPS62271023A
JPS62271023A JP11535386A JP11535386A JPS62271023A JP S62271023 A JPS62271023 A JP S62271023A JP 11535386 A JP11535386 A JP 11535386A JP 11535386 A JP11535386 A JP 11535386A JP S62271023 A JPS62271023 A JP S62271023A
Authority
JP
Japan
Prior art keywords
computer
computers
common part
individual
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11535386A
Other languages
English (en)
Inventor
Hiromoto Ichiki
宏基 市來
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11535386A priority Critical patent/JPS62271023A/ja
Publication of JPS62271023A publication Critical patent/JPS62271023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔概 要〕 異種の計算機のためのそれぞれのプログラムを結合して
1体のモジュールとし、共用モジュールを構成するため
のプログラム制御方式。異種計算機の各プログラムであ
る個別部と共通部とを結合したモジュールとし、共通部
を実行することによって、実行中の計算機のための個別
部へ実行の流れが振り分けられるようにする。この方式
により、利用者は計算機の種類に関わらず同一のプログ
ラムモジュールを使用できる。
〔産業上の利用分野〕
本発明は、複数の異なる種類の計算機でプログラムモジ
ュールを共用するためのプログラム制御方式に関する。
異なる命令セントを持つプロセッサを主処理装置とする
異種計算機の間で、同系列のオペレーティングシステム
(O8)を設け、データにいわゆる互換性を保持した計
算機が出現している。
このような例は、同一系列のマイクロプロセッサにおけ
る、いわゆる8ビツトマイクロプロセツサと16ビツト
マイクロプロセツサの場合等に、しばしば見られる。
〔従来の技術と発明が解決しようとする問題点〕例えば
同系列のマイクロプロセッサにおいて、8ビット幅のデ
ータ処理機能を基本構成とする、いわゆる8ビツトプロ
セツサと、16ビツト幅の処理を基本とするいわゆる1
6ビツトプロセツサが有り、それらを主処理装置とする
2種の計算機が作られた場合に、両種計算機のOSの基
本設計を同一にして、外部記憶装置に記憶するデータと
して、同一仕様のデータを処理できるようにすることが
しばしばある。
そのようにすることによって、例えば8ビツトプロセツ
サの計算機を使用していた利用者が、工6ビットプロセ
ッサの計算機に取り換え、又は計算機を増設するような
場合に、以前に作られて磁気フロッピィ記憶装置等に保
持されているデータを、そのま\新/増設計算機でも使
用できるという便宜を得ることができる。
しかし、そのような2種の計算機は一般に命令セットが
異なるので、両種のプロセッサで実行するプログラム(
いわゆる目的プログラム)は、同一の制御を実行する場
合にも異なる形式の命令列で構成される必要があり、即
ちデータの場合のようには、両者でプログラムを共用す
ることはできない。
このために、同種の制御/処理内容のプログラムであっ
ても、両種計算機のために別個のプログラムを作成し、
管理しなければならない。又、両種計算機を使用する場
合に利用者は、磁気フロッピィ記憶装置等に保有するプ
ログラムを、使用する計算機の種類を識別してロードす
る等のために操作を煩雑にする等の問題がある。
〔問題点を解決するための手段〕
第1図は、本発明の構成を示すブロック図である。
図は、異種計算機で共用するためのプログラムモジュー
ル1の構成を示し、10は共通部、11−1〜11−n
はそれぞれ異なる計算機に対応する個別部である。
〔作 用〕
プログラムモジュール1の実行開始の入口番地12は共
通部10に設けられる。
このモジュールをロードされた計算機は、何れの計算機
の場合にも入口番地12から実行を開始し、共通部10
の実行振り分は機能によって、その計算機に対応する個
別部11−1〜11−nへ分岐することにより、所要の
処理が実行開始される。
例えば共通部IOは、所要種類の各計算機においてのみ
正しく分岐命令と解釈され、他の計算機には実質的に無
効果な命令を1個づつ含み、各計算機は入口番地から実
質的に無効果な命令をシーケンシャルに実行して該当の
分岐命令に到達することにより、それぞれの個別部11
−1〜11−nの1つへ分岐することができる。
この制御方式により、1つのプログラムモジュールを複
数の異種計算機で共用することが可能になる。
〔実施例〕
第2図(a)は、2種類の計算機A、Bに共用するプロ
グラムモジュール20の構成例を示すブロック図である
共通部21は2バイトであって、第1バイトの内容はX
’EB”(16進表示の「EB」を示し、以下同様の記
法とする)、第2バイトをX’7F“ とじ、モジュー
ル20の例えば先頭の入口番地22から始まる2バイ)
 S71域に置かれる。
こ\でX’EB7F’  は、16ビツトプロセツサを
使用する計算機Bにおいては、分岐命令と解釈され、こ
の命令の実行により、命令の置かれた番地からの相対番
地X’7F’への分岐を起こす。
他方、8ビツトプロセツサを使用する計算搬入におイテ
X’E B 7 F ’ は、X’EB’ とX’7F
’ という2命令となり、何れもプロセッサ内の汎用レ
ジスタ間のデータ転送命令と解釈される。
このようにして、共通部21に続く領域の相対番地X’
7F’の前までに、計算機Aのためのプログラムからな
る個別部23を置き、相対番地X’7F’から始まる領
域に計算機Bのためのプログラムからなる個別部24を
配置する。
このプログラムモジュール20を計算機Aが実行した場
合には、第2図山)に示すように、共通部21ではデー
タ転送命令2個が実行されてレジスタ間のデータ転送が
行われるのみで、シーケンシャル゛に個別部23の実行
に入ることができる。
個別部23ではその先頭で、要すれば前記データ転送が
行われたレジスタに適当なデータをロードすることによ
り、共通部20における実行を実質的に無効果とし、又
は処理に影響がない場合にはそのま\、本来の処理を開
始する。
このプログラムモジュール20を計算iBが実行した場
合には、第2図(C)に示すように、共通部21が分岐
命令となるので、相対番地X’7F’ に分岐し、個別
部24の実行を開始できる。
このようにして、プログラムモジュール20は計算機A
とBに共用され、例えば個別部23.24にそれぞれの
機種のためのO8のプログラムを置くことにより、利用
者は計算機の機種に注意を払う必要無く、例えばこのプ
ログラムモジュール20を格納する磁気フロッピィ記憶
装置からプログラムをロードすれば計算機を使用できる
ようになる。
以上において、個別部23の領域が不足する場合には、
個別部23内の適当な番地から、個別部24より後の領
域へ分岐するようにし、又は計算機への実行が開始され
た場合には、計算機Aのメモリにロードされている個別
部24の内容は不要であるので、この領域に必要なプロ
グラムをロードする等が可能であり、これらの処置は通
常のプログラミング技術によって容易に実施できる。
又、前記の例では、一方の計算機に実質的に無効果な命
令として、レジスタ間データ転送命令を使用したが、こ
\に使用できる命令としては、プロセッサの制御状態を
変更するような命令(例えば分岐命令、停止命令等)を
除く命令の中から、一般に前記の種類の命令以外にも支
障の無い命令を選択することができる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、1つ
のプログラムモジュールを異種の計算機で共用するよう
にすることができるので、それらの計算機の使用、プロ
グラムモジュールの管理を容易にするという著しい工業
的効果がある。
【図面の簡単な説明】 第1図は本発明の構成を示すブロック図、第2図は本発
明の実施例構成ブロック図である。 図において、 1.20はプログラムモジュール、 10.21は共通部、 11−1〜11−n、 23.24は個別部、12.2
2は入口番地 本発明の構成を示すブロック図 りπ  1r7+ (bl                   (c1
本発明の実施例構成ブロック図

Claims (2)

    【特許請求の範囲】
  1. (1)複数の異なる計算機に共用されるプログラムモジ
    ュール(1)において、 該各計算機ごとに対して設けられる、該計算機のプログ
    ラムからなる個別部(11−1〜11−n)と、共通部
    (10)のプログラムとを設け、 該共通部と、すべての前記個別部とを結合してプログラ
    ムモジュール(1)を構成し、 該共通部を実行することにより、該実行の流れが該実行
    中の計算機に対して設けられた個別部の実行開始番地に
    接続するように構成されていることを特徴とするプログ
    ラム制御方式。
  2. (2)前記共通部(10)は、第1の計算機の分岐命令
    であって、且つ第2の計算機によって所定種類の命令と
    解釈される命令により構成され、該共通部に続く番地に
    、第2の計算機に対して設けられた前記個別部が配置さ
    れている特許請求の範囲第1項記載のプログラム制御方
    式。
JP11535386A 1986-05-19 1986-05-19 プログラム制御方式 Pending JPS62271023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11535386A JPS62271023A (ja) 1986-05-19 1986-05-19 プログラム制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11535386A JPS62271023A (ja) 1986-05-19 1986-05-19 プログラム制御方式

Publications (1)

Publication Number Publication Date
JPS62271023A true JPS62271023A (ja) 1987-11-25

Family

ID=14660424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11535386A Pending JPS62271023A (ja) 1986-05-19 1986-05-19 プログラム制御方式

Country Status (1)

Country Link
JP (1) JPS62271023A (ja)

Similar Documents

Publication Publication Date Title
JPH07501163A (ja) マルチプルスレッド用同期コプロセッサ付データ処理システム
JPS5841538B2 (ja) マルチプロセツサシステム ノ ユウセンセイギヨホウシキ
JPS60176143A (ja) プログラム呼び出し装置
JPS58501560A (ja) マイクロプロセツサ
JPS6297036A (ja) 計算機システム
US7996651B2 (en) Enhanced microprocessor or microcontroller
JP3510729B2 (ja) 命令実行方法および命令実行装置
CN118394351B (zh) 智能合约的编译方法、装置、终端设备及存储介质
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPS62271023A (ja) プログラム制御方式
CN113806025B (zh) 数据处理方法、系统、电子装置及存储介质
JPH0754467B2 (ja) データ処理装置
CN223180649U (zh) 一种存储器的控制系统和电子设备
JP2883488B2 (ja) 命令処理装置
JP2883489B2 (ja) 命令処理装置
JPS6011935A (ja) 動作モ−ド表示装置
JPH10268961A (ja) 課金情報出力装置
JPS6152747A (ja) マイクロプロセツサ
JPS60176144A (ja) レジスタフアイル装置
JPS6250855B2 (ja)
JPH04181454A (ja) データアクセス制御装置
JPH022440A (ja) ファイル転送方式
JP2657947B2 (ja) データ処理装置
JPH0279122A (ja) 浮動小数点演算機構
TW202147107A (zh) 資料處理方法、系統、電子裝置及存儲介質