JPS62274477A

JPS62274477A - パタ−ン欠陥検査装置

Info

Publication number: JPS62274477A
Application number: JP61118833A
Authority: JP
Inventors: Keiichi Hirose; 恵一広瀬; Yoshihiko Fujimori; 義彦藤森
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1986-05-23
Filing date: 1986-05-23
Publication date: 1987-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔産業上の利用分野〕本発明はパターン認識技術を用いた欠陥検査装置に関し
、特に設計情報に基づいて形成された幾何学的な明暗の
パターンを有する被検査物（例えば、半導体集積回路製
造用のマスクやレチクル）を撮像して該パターンに対応
する被検査画像情報を出力する゛被検査画像情報発生手
段と、前記設計情報を前記被検査画像情報と比較しろる
形に処理して参照画像情報として出力する参照画像情報
発土手段と、前記被検査画像情報と前記参照画像情報と
を比較してその結果から前記パターンの欠陥を検出する
検査手段とを有するパターン欠陥検査装置に関する。

〔従来の技術〕

従来この種の装置として、例えば特開昭５８−１３４４
２９号公報に開示されたものがある。この装置では、前
記被検査画像情報と参照画像情報とのそれぞれから、パ
ターンの明暗を分ける境界線（エツジ）の屈曲の特徴を
表す情報（屈曲の状態、位置）を抽出し、両画像情報が
同じエツジの特徴情報を有していないときに、被検査パ
ターンに欠陥があると判定する方法を採用している。

〔発明が解決しようとする問題点〕

ところで、検査後欠陥は修正しうるのであるが、それに
要するコストは欠陥の個数と欠陥個々のサイズとに比例
するものである。しかしながら、上記従来装置から欠陥
情報として得られるのはエツジの特徴情報のみであるの
で、欠陥の個数は検出できても、欠陥個々のサイズは知
ることができなかった。そのため欠陥の修正に要するコ
ストを予め正確に算出することは不可能であった。

本発明の目的は、欠陥のサイズも検出でき、欠陥の修正
に要するコストを正確に算出することができるパターン
欠陥検査装置を提供することにある。

〔問題点を解決するための手段〕

この目的を達成するために、本発明のパターン欠陥検査
装置は下記構成を有するものである。

設計情報に基づいて形成された被検査パターンを有する
被検査物を撮像して、該被検査パターンに対応する被検
査画像情報を出力する被検査画像情報発生手段（ＩＤ、
ＢＮ）と、前記設計情報を前記被検査画像情報と比較しうる形に処
理して参照画像情報として出力する参照画像情報発生手
段（ＯＭ、ＤＦ）と、前記被検査画像情報と前記参照画像情報とを比較して、
その結果から前記被検査パターンの欠陥を検出する検査
手段（Ｉ　Ｐ）とを有し、該検査手段は、前記欠陥の各
種方向のサイズを判定するサイズ判定手段（ＩＰａ）を
含む。

〔作用〕

このような構成であるから、いかなる欠陥でも、その形
状を検出することができ、適切なサイズ判定が可能とな
る。

〔実施例〕

以下、本発明の一実施例を添付図面を参照して詳細に説
明する。

第２図は本発明に係るパターン欠陥検査装置全体を示す
ブロック図である。同図において、設計情報に基づいて
形成された被検査パターンを有するレチクル、マスク等
の被検査物ＷＫは、移動ステージ装置上に載置されてい
る。被検査パターン全体の一部である小領域内に存在す
る被検査パターンが、−次元撮像素子を含む撮像装置Ｉ
Ｄによって撮像される。この撮像は、ステージ装置ＳＴ
が被検査物ＷＫを一方向に移動し、撮像装置ＩＤがその
移動方向と垂直に読取走査することによって得られる。

撮像装置ＴＤから得られたアナログ画像情報は、２値化
回路ＢＮに出力される。

２値化回路ＢＮは、アナログ画像情報を撮像装置１０の
１走査線当り５１２回サンプリングし、サンプリングし
たアナログ画像情報のレベルを２値化して、被検査画像
情報としての２値画像情報を得る。この被検査画像情報
は、５１２ＸＮ（Ｎは移動ステージの移動距離やｔ最像
装置の走査間隔等により変化する数値）画素を単位とし
て処理される時系列画像データであり、各画素（ビット
）が論理「１」　（クロムによりパターンが形成されて
いる部分）又は論理「０」　（パターンが形成されてい
ない部分）となる。この被検査画像情報は検査回路ＩＰ
に出力される。

一方、計算機ＣＰは、撮像装置ＩＤで撮像した被検査パ
ターンの小領域に対応する参照画像情報を、外部記憶装
置○Ｍから読み取り、パターン変形回路ＤＦに出力する
。変形回路ＤＦは、計算機ｃｐからの参照画像情報に処
理を加え、参照画像情報が表す参照パターンを被検査パ
ターンに対応すべく拡大または縮小させ、処理後の参照
画像情報を検査回路ｒｐに送る。

検査回路ＩＰは、互いに同期した状態で時系列的に入力
されてくる被検査画像情報と参照画像情報とを比較し、
両画像情報の示すパターンに欠陥とみなすべき相違があ
ると、欠陥情報を計算機ＣＰに出力する。計算ａｃｐは
、この欠陥情報を外部記憶装置ＯＭに送り、そこに記憶
させる。

計算機ＣＰは、欠陥検査を適正に進行させるために各部
の制御を行う。

第３図は、検査回路ＩＰの構成を示すブロック図である
。検査回路ＩＰは、直接比較回路ＩＰａと特徴抽出回路
ＩＰｂとから構成される。直接比較回路ＩＰａと特徴抽
出回路ｒｐｂとは、変形回路ＤＦからの参照画像情報と
２値化回路ＢＮからの被検査画像情報とを共に受け、そ
れぞれ異なる処理方式で両画像情報を比較することによ
り欠陥検査を行ない、その結果としての欠陥情報をそれ
ぞれ第２図の計算機ＣＰに送る。計算機ＣＰは両欠陥情
報を編集して、外部記憶装置○Ｍに記憶させる。

第１図は、直接比較回路ＩＰａの構成を示すブロック図
である。直接比較回路ＩＰａに時系列的に入力されてく
る参照画像情報と被検査画像情報とは、切出回路ｌＰａ
１、ｌＰａ２にそれぞれ入力される。

第４図に示すように、切出回路ＩＰａＬは、５１２ビツ
トの直列入力直列出力形のシフトレジスタＳＲａ　１．
５Ｒａ２、・・・・・、５Ｒａ８と、９ビツトの直列入
力並列出力形のシフトレジスタ５ＲｂＯ１ＳＲｂｌ、５
Ｒｂ２、・・・・・、５Ｒｂ８から構成される。

シフトレジスタＳＲａ　１の入力端子は変形回路ＤＦか
らの参照画像情報を受け、出力端子はシフトレジスタＳ
Ｒａ　２の入力端子に接続される。シフトレジスタＳＲ
ａ　２の出力端子はシフトレジスタ５Ｒａ３（不図示）
の入力端子に接続される。

以上の接続法がシフトレジスタＳＲａ　８まで繰り返さ
れているので、シフトレジスタＳＲａ　１〜５Ｒａ８で
は参照画像情報が５１２Ｘ８ビツト（画素）に展開され
ることになる。ｔｉ像装！ＩＤにおける１走査線のピン
ト数が各シフトレジスタＳＲａ　１ｘｓＲａ　８と同じ
５１２ビツトであるから、各シフトレジスタ５Ｒａｌ−
３Ｒａ８には１走査線ずつ遅れた参照画像情報が格納さ
れることになる。

シフトレジスタ５ＲｂＯの入力端子は変形回路ＤＦから
の参照画像情報を受け、シフトレジスタ５Ｒｂｌの入力
端子はシフトレジスタＳＲａ　１の出力端子に接続され
る。同様にシフトレジスタ５Ｒｂ２の入力端子はシフト
レジスタＳＲａ　２の出力端子に接続される。シフトレ
ジスタ５Ｒｂ３〜５Ｒｂ８についても同様の接続がなさ
れているので、シフトレジスタ５ＲｂＯ〜５Ｒｂ８では
参照画像情報が９×９画素に展開されることになる。

従ってこのシフトレジスタ５ＲｂＯ〜５ＲｂＢ内でシフ
トされる９×９画素の参照画像情報を視覚化して表現す
ると次のようになる。例えば６４×６４画素の処理単位
（詳しくは後述するが、この処理単位の中で検出される
欠陥のうち、最大のものがこの処理単位の欠陥として、
記録され、またＣＲＴ等に表示される）に展開された参
照画像情報を、更に小さな９×９画素の大きさのウィン
ドを通して観察し、このウィンドを走査線方向に１画素
ずつ移動させ、１走査線（５１２画素）移動させる度に
、次の走査線に帰線させ、また以上の移動を繰り返すと
いうことになる。シフトレジスタ５ＲｂＯ〜５Ｒｂ８は
並列出力が可能であるから、９×９画素の参照画像情報
を同時に出力しうる。

入力が２値化回路ＢＮから被検査画像情報であることを
除いて切出回路ｔＰａも全く同様の構成である。

第５図は、切出回路ｌＰａ１、ｌＰａ２による９×９画
素のウィンドを示す模式図である。この中のある画素を
座標で特定するために、水平方向（走査線方向）に１〜
９の番号を、垂直方向にＡ〜Ｉのアルファベットをそれ
ぞれ付す６例えば、左上角の画素は座標（１，Ａ）、中
央の画素は（５，Ｆ、）　、右下角の画素は（９，Ｉ）
で特定される。

切出回路ｌＰａ１．ｌＰａ２によって切り出された９×
９画素の参照画像情報と被検査画像情報のうち、座標（
５，Ｅ）の画素に入力してくる参照画像情報と被検査画
像情報とは、それぞれイクスクルーシプオア回路ｌＰａ
３の両入力端子に人力される。イクスクルーシブオア回
路ｌＰａ３は、再入力情報が不一致の場合、すなわち被
検査パターンに欠陥がある場合には論理「１」、一致す
る場合には論理ｒＯＪの出力を、切出回路［Ｐａ４に送
る。切出回路ｌＰａ４は、第４図の切出回路ｌＰａ１、
ｌＰａ２と同一の構成である。９×９画素の直列入力並
列出力形シフトレジスタに展開される情報の一部は、サ
イズ判定回路ｌＰａ５に入力される。

方向別サイズ判定回路ｌＰａ５は、欠陥のサイズを０°
、４５°、９０”　、１３５°の各方向で測定する。０
°の方向のサイズを測定するためには、第６図に示す模
式図でハンチングを付した座［（２，Ｅ）、（３，Ｅ）
、・・・・・、（８゜Ｅ）の７つの画素の情報（０°用
サイズ判定情報）が利用され、４５°の方向のサイズを
測定するためには、第７図に示す模式図でハンチングを
付した座標（２，Ｂ）、（３，Ｃ）、（４，Ｄ）、（５
，Ｅ）、（６，Ｆ）、（７，Ｇ）、（８゜Ｈ）の７つの
画素の情報（４５゛用サイズ判定情報）が利用され、９
０”の方向のサイズを測定するためには、第８図に示す
模式図でハンチングを付した座標（５，Ｂ）、（５，Ｃ
）、・・・・・、（５，Ｈ）の７つの画素の情報（９０
°用サイズ判定情報）が利用され、１３５°の方向のサ
イズを測定するためには、第９図に示す模式図でハンチ
ングを付した座標（２，Ｈ）、（３，Ｇ）、（４，Ｆ）
、（５，Ｅ）、（６，Ｄ）、（７゜０）、（８，Ｂ）の
７つの画素の情報（１３５゜用サイズ判定情報）が利用
される。方向別サイズ判定回路ｌＰａ５は、各方向のサ
イズの判定結果を個別に出力する。

最大サイズ判定回路ｌＰａ６は、各方向のサイズ判定結
果を得て、その中で最大のサイズをものを判別して、そ
のサイズと方向との情報を出力する。

第１０図は、方向別サイズ判定回路ｌＰａ５と最大サイ
ズ判別回路ｌＰａ６との構成を示すブロック図である。

同図において、Ｏ”、４５°、９０’、１３５°用の各
サイズ判定回路ＰＬＩ、ＰＬ２、ＰＬ３、Ｆ’ＬＡは、
それぞれＰＬＤ　（プログラマブル・ロジック・デバイ
ス）で構成されている。各サイズ判定回路ＰＬＩ〜ＰＬ
４は、それぞれ７ビツトの並列人力である各サイズ判定
情報を受けて、そのサイズに対応した３ビツトの並列出
力を発生する。０°用サイズ判定回路ＰＬＩを例にとっ
て説明すると、同回路ＰＬ１は、切出回路ｌＰａ４の座
標（２，Ｅ）、（３，Ｅ）　、・・・・・、（８，Ｅ）
の画素から入力されてくる７ビツトの０°用サイズ判定
情報を受けて、座標（４，、Ｅ）、（５，Ｅ）、（６，
Ｅ）の画素からの情報がそれぞれ論理「１」で、それ以
外の画素からの情報が論理ｒＯＪであったとすると、サ
イズが３画素である旨を示す３ビツトの情報（例えば、
「０ＩＩＪ）を３本の出力端子から出力する。各サイズ
判定回路は欠陥のサイズが１〜６画素である旨を示す情
報と、７画素以上であることを示す情報との計７種のサ
イズ情報を出力しうる。

最大サイズ判別回路ｌＰａ６は、３個のＰＲＯＭ　　Ｐ
ＲＩ、ＰＨ１、ＰＨ１で構成されている。

ＰＲＯＭ　　ＰＲＩは、Ｏ”、４５°用サイズ判定回路
ＰＬＩ、ＰＬ２からの計６ビツトのサイズ情報と、後述
するサイズ判定禁止回路ｌＰａ７からの２ビツトのサイ
ズ判定禁止情報とを、入力として８本のアドレス線に受
ける。そして、同ＦＲＯＭ　　ＰＲＩは、サイズが大き
い方のサイズ情報を３本のデータ線から出力する。ただ
し、サイズ判定禁止情報により一方のサイズ情報のサイ
ズ判定が禁止されているときは、他方のサイズ情報をデ
ータ線から出力する。併せてどちらのサイズ情報が選択
されたのかを１本のデータ線から出力する。ＰＲＯＭ　
　ＰＨ１は、９０°、１３５°用サイズ判定回路ＰＬ３
、ＰＬ４からの計６ビツトの情報と、後述するサイズ判
定禁止回路ｌＰａ７からの２ビツトのサイズ判定禁止情
報とを、入力として８本のアドレス線に受ける。そして
、同ＦＲＯＭ　　ＰＨ１は、サイズが大きい方のサイズ
情報を３本のデータ線から出力する。サイズ判定禁止情
報により一方のサイズ情報のサイズ判定が禁止されてい
るときは、他方のサイズ情報をデータ線から出力する。

併せてどちらのサイズ情報が選択されたのかを１本のデ
ータ線から出力する。ＦＲＯＭ　　ＰＨ１は、先（７）
ＦＲＯＭ　　ＰＲＩ、ＰＨ１からの８ビツトの並列出力
を８本のアドレス線で受け、より大きいサイズを示す最
大サイズ情報を３本のデータ線で第２図の計ｙｔｍｃｐ
に送ると共に、最大サイズ情報がどちらの方向のサイズ
に対応するのかを示す方向情報を２本のデータ線から計
算機ＣＰに出力する。尚、ＰＲＯＭ　　ＰＲＩ、ＰＨ１
、ＰＨ１は、それぞれ両方向のサイズ情報が示すサイズ
が等しい場合には、どちらかの方向のサイズを出力する
ように設定されている。

第１図に戻って、サイズ判定禁止回路［Ｐａ７は、第１
１図に示すようにエツジ検出回路ＥＤと、拡大回路ＥＬ
とから構成されている。

エツジ検出回路ＥＤは、第１２図に（１）〜（８）を付
した８つの座標の画素情報を切出回路ｒＰａ　１から受
けて、エツジの有無と、エツジがあった場合にはその方
向を検出して、その旨を表す情報を出力する。すなわち
、（１１〜（４）の４ビツトの情報が全て論理「１」で
あり、かつ（５）〜（８）の４ビツトの情報が全て論理
「０」であるか、またはその逆の論理、すなわち（１）
〜（４）の４ビツトの情報が全て論理「０」であり、か
つ（５）〜（８）の４ビツトの情報が全て論理「１」で
あった場合には、参照画像情報が０°のエツジを表現し
ていると判断し、（８）、（ｋｌ〜（３）の４ビツトの
情報が全て論理「１」であり、かつ（４）〜（７）の４
ビツトの情報が全て論理「０」であるか、またはその逆
の論理であった場合には参照画像情報が４５°のエツジ
を表現していると判断し、（７）、（８）、（１１、（
２）の４ビツトの情報が全て論理「１」であり、かつ（
３）〜（６）の４ビツトの情報が全て論理「０」である
か、またはその逆の論理であった場合には参照画像情報
が９０°のエツジを表現していると判断し、（６）〜（
８）、（１）の４ビツトの情報が全て論理「１」であり
、かつ（２）〜（５）の４ビツトの情報が全て論理ｒＯ
Ｊであるか、またはその逆の論理であった場合には参照
画像情報が１３５°のエツジを表現していると判断し、
４方向に対応した４ビツトの並列出力をエツジ検出情報
として拡大回路ＥＬに送る。

拡大回路ＥＬは、第１３図に示すように５１２のビット
数を有する４個の直列入力並列出力形のシフトレジスタ
５Ｒｃｌ−３Ｒｃ４と、オア回路ＯＲＩと、４ビツトの
直列入力並列出力形シフトレジスタＳＲｄとから成る回
路を４＆ｌ有している。

シフトレジスタ５Ｒｃｌの入力端子は４ビツトのエツジ
検出情報のうちの１ビツトを受け、その出力端子はシフ
トレジスタ５Ｒｃ２の入力端子に接続される。シフトレ
ジスタ５Ｒｃ２の出力端子はシフトレジスタ５Ｒｃ３　
（不図示）の入力端子に接続される。以上の接続法がシ
フトレジスタ５Ｒｃ４まで繰り返されているので、シフ
トレジスタ５Ｒｃｌ〜５Ｒｃ４では参照画像情報が５１
２×４ビツト（画素）に展開されることになる。撮像装
置！Ｄにおける１走査線のビー／　）数が各シフトレジ
スタＳＲｃ　１〜Ｓ　Ｒｃ　４と同じ５１２ビツトであ
るから、各シフトレジスタ５Ｒｃｌ〜５Ｒｃ４には１走
査線ずつ遅れたエツジ検出情報が格納されることになる
。

オア回路ＯＲ１は５つの入力端子を有し、シフトレジス
タ５Ｒｃｌに入力されたｌビットのエツジ検出情報と、
シフトレジスタ５Ｒｃｌ〜５Ｒｃ４の出力が入力される
。オア回路ＯＲＩの出力は、シフトレジスタＳＲｄの入
力端子に送られる。

オア回路ＯＲ２は、５つの入力端子を有し、オア回路Ｏ
ＲＩの出力と、シフトレジスタＳＲｄの各ピットの出力
とを受ける。従ってこのオア回路ＯＲ２の出力は、１と
７）のエツジ検出信号を５×５画素に拡大することにな
る。

拡大回路ＥＬは、シフトレジスタ５Ｒｃｌ−５Ｒｃ４、
オア回路ＯＲＩ、シフトレジスタ５Ｒｄ１オア回路ＯＲ
２から成る回路を、４方向のエツジ検出情報に対応して
４組持っているのであるから、その出力も４ビツトの並
列出力となる。この並列出力は、Ｏ’　、４５”　のエ
ツジに対応する２ビツトと、９０°、１３５°のエツジ
に対応する２ビツトとに分けられ、それぞれサイズ判定
禁止情報として、第１Ｏ図で説明したＦＲＯＭ　　ＰＲ
Ｉ、ＰＨ１のデータ線にそれぞれ送られる。またこの４
ビツトのサイズ判定禁止情報は、最大サイズ判別回路ｒ
Ｐａ６から最大サイズ情報が出力されたとき、その情報
が示す欠陥がどの方向のエツジ近傍で検出されたかを示
す情報として利用するために後段の計算機ＣＰに送られ
る。

第１図において、タイミング調整回路ｌＰａ８は、被検
査画像情報を展開する切出回路ｌＰａ２から中心の座標
（５，Ｅ）の画素情報を受けて、その出力のタイミング
を最大サイズ判定回路ｌＰａ６の出力のタイミングにあ
わせるべく遅延させる。そしてその遅延出力は、判定回
路ｌＰａ６が欠陥の最大サイズを示す最大サイズ情報と
その方向を示す方向情報を出力したとき、その欠陥が論
理ｒＯＪ、「１」のどちらであるか、つまりパターンが
有るべきところに無い白欠陥か、逆に無いべきところに
有る黒欠陥かを判別する情報として利用できるので、白
黒判別情報として計算機ＣＰに送られる。

第１４図、第１５図は、直接比較回路ＩＰａの欠陥検査
の処理をパターン化して示した模式図である。

特徴抽出回路ＩＰｂとしては、例えば特開昭５８−１３
４４２９号公報に開示された方式の回路が採用される。

この回路は、被検査パターンのエツジが所定の段差で屈
曲していることを被検査画像情報から検知したとき、こ
の段差に対応する情報が参照画像情報に含まれているか
どうかを検査して、含まれていないときは欠陥情報を発
生するものである。

以下、本実施例の動作について説明する。

第２図において、被検査物ＷＫ上の被検査パターンは、
移動ステージＳＴの移動に伴いｔ最像装置ＩＤによって
撮像される。描像装置ＩＤから得られたアナログ画像情
報は、２値化回路ＢＮで２値化されて、パターンが有る
部分は論理ｒＮ、無い部分は論理ｒＯＪとなる被検査画
像情報となり、検査回路ＩＰに出力される。

計算４１１ＣＰは、１像装置ＩＤで撮像した被検査パタ
ーンに対応する参照画像情報を、外部記憶装置ＯＭから
読み取ってパターン変形回路ＤＦに出力する。変形回路
ＯＦは、参照画像情報が表す参照パターンを被検査パタ
ーンに対応すべく拡大または縮小させた後、検査回路Ｉ
Ｐに送る。

検査回路ＩＰは、互いに同期した状態で時系列的に入力
されてくる被検査画像情報と参照画像情報とを比較し、
両画像情報の示すパターンに欠陥とみなすべき相違があ
ると、欠陥情報を計算機ＣＰに出力する。計算機ＣＰは
、この欠陥情報を外部記憶装置○Ｍに送り、そこに記憶
させる。より詳述すると、第３図において、検査回路Ｉ
Ｐを構成する直接比較回路ＩＰａと特徴抽出回路ＩＰｂ
とは、変形回路ＤＦからの参照画像情報と２値化回路Ｂ
Ｎからの被検査画像情報とを共に受け、それぞれ異なる
処理方式で両画像情報を比較することにより欠陥検査を
行ない、その結果としての欠陥情報をそれぞれ第２図の
計算機ＣＰに送る。計算機ＣＰは両欠陥情報を編集して
、外部記憶装置ＯＭに記憶させる。この編集法について
は後述する。

第１図において、直接比較回路ＩＰａに時系列的に入力
されてくる参照画像情報と被検査画像情報とは、切出回
路ｌＰａ１．ｌＰａ２にそれぞれ入力され、９Ｘ９画素
に展開される。９×９画素の参照画像情報と被検査画像
情報のうち、座標（５，２）の中心画素に入力されてき
た情報は、イクスクルーシプオア回路ｌＰａ３に入力さ
れ、イクスクルーシブオア回路ｌＰａ３は、再入力情報
が不一致の場合、すなわち被検査パターンに欠陥がある
場合には論理「１」、一致する場合には論理「０」の出
力を、切出回路ｒＰａ４に送る。

切出回路ｌＰａ４は、イクスクルーシブオア回路ｌＰａ
３の時系列的出力を９×９画素に展開する。

第１４図（ａ）、（ｂ）は、検査回路ＩＰに時系列的に
入力してくる参照画像情報と被検査画像情報とを６４Ｘ
６４画素の処理単位で展開し、パターン化した状態を示
している。同図（Ｃ）は、イクスクルーシプオア回路ｌ
Ｐａ３の出力を同じく処理単位で展開した状態を示して
いる。これらを対照してみれば分かるように、参照画像
情報に対応する参照パターンＰＴｒ　（同図（ａ））と
、被検査画像情報に対応する被検査パターンＰＴｉ（同
図（ｂ））とを重ね合わせ、−敗しないところを抜き出
したのが、イクスクルーシブオア回路ｌＰａ３の出力に
対応する欠陥パターンＰＴｄ（同図（Ｃ））となってい
る。

方向別サイズ判定回路ｌＰａ５を構成する各サイズ判定
回路ＰＬＩ〜ＰＬ４　（第１０図）のそれぞれが、第６
図〜第９図においてハンチングで示した、０°、４５°
、９０’　、１３５°の各方向用サイズ判定情報を切出
回路ｌＰａ４から受けて、０°方向に７画素以上、４５
°方向に４画素、９０゛方向に５画素、１３５°方向に
４画素であることを示すサイズ情報を出力したとする。

そうすると、最大サイズ判別回路ＴＰａ６のＰＲＯＭＰ
ＲＩは、０”、４５°用サイズ判定回路ＰＬＩ、ＰＬ２
から７画素以上のサイズ情報と４画素のサイズ情報とを
計６本のアドレス線から受けることになる。その時、サ
イズ判定禁止回路ｌＰａ７からは何れの方向のサイズ判
定も禁止しない旨の情報を２本のアドレス線から受けで
いたとすると、同ＦＲＯＭ　　ＰＲＩは、アドレス線の
人力により指定されるメモリセルの内容を４ビツトのデ
ータ線から読み出す。その内容は、欠陥のサイズが７画
素以上、その方向が０°であることを示すように予め設
定されている。

一方、ＰＲＯＭ　　ＰＨ１は、９０’、１３５゜用サイ
ズ判定回路ＰＬ３、ＰＬ４から５画素のサイズ情報と４
画素のサイズ情報とを計６本のアドレス線から受けるこ
とになる。この時、サイズ判定禁止回路ｌＰａ７から９
０’の方向のサイズ判定も禁止する旨のサイズ判定禁止
情報を２本のアドレス線から受けていたとすると、同Ｆ
ＲＯＭＰＲ２は、アドレス線の入力によりＩ勘定される
メモリセルから欠陥のサイズが４画素、その方向が１３
５°であることを示す情報をデータ線から送出する。こ
のように、エツジと平行な方向のサイズを比較の対象か
ら除く処理は、被検査物ＷＫがマスクやレチクル等の場
合に有効な処理である。

エツジと直交する方向の突出量が大きな欠陥は、それが
黒欠陥のときは隣接するパターンと接触してブリッジを
形成したり、逆に白欠陥のときは断線を起こしたりする
。これは、エツジと直交する方向の成分を持つサイズが
、エツジと平行な方向のサイズより重視されねばならな
いことを意味している。従って、本実施例では、エツジ
と平行な方向のサイズを無視して、エツジと直交する成
分を持つサイズの重要度を相対的に上げることとしたも
のである。

ＦＲＯＭ　　ＰＨ１は、先のＦＲＯＭ　　ＰＲＩ、ＰＨ
１から計８ビットの並列出力を８本のアドレス線で受け
、アドレス線の入力により指定されるメモリセルから欠
陥のサイズが７画素以上、その方向が０°であることを
示す情報を５本のデータ線から計算機ＣＰに出力する。

第１図、第１１図において、エツジ検出回路ＥＤは、第
１２図に（１）〜（８）を付した８つの座標の画素情報
を切出回路ＩＰａ　１から受け、（７）、（８）、ｆｉ
ｌ、（２）の４ビツトの情報が全て論理「１」であり、
かつ（３）〜（６）の４ビツトの情報が全て論理ｒＯＪ
であるか、またはその逆の論理であったとすると、参照
画像情報が９０’のエツジを表現していると判断し、４
ビツトの並列出力のうち第３位の桁のと、トを論理「１
」とし、残りの３ビツトを論理「０」とする、この４ビ
ツトのエツジ検出情報は、エツジが存在し、その方向が
９０’であったことを示す。

拡大回路ＥＬは、９０゛のエツジが存在したことを示す
４ビツトのエツジ検出情報を５×５画素に拡大し、サイ
ズ判定禁止情報として、第１０図で説明したＦＲＯＭ　
　ＰＨ１に送る。ＰＲＯＭＰＨ１は、このエツジ検出情
報を受けて、９０゜方向のサイズを比較対象から除く。

第１５図（ａ）　〜（ｄ）は、第１４図（ａ）の参照パ
ターンＰ　Ｔ’ｒのエツジ検出とその結果の拡大とを行
ったの模式図を示している。同図（ａ）は０°のエツジ
の検出拡大を、同図（ｂ）は４５°のエツジの検出拡大
を、同図（Ｃ）は９０゜のエツジの検出拡大を、同図（
ｄ）は１３５°のエツジの検出拡大をそれぞれ示してお
り、ハツチングを付した箇所では、サイズの判定が禁止
される。

計算機ｃｐは、最大サイズ判定回路ｌＰａ６から最大サ
イズ情報と方向情報とからなる欠陥情報を、拡大回路Ｅ
Ｌからサイズ判定禁止情報を、タイミング調整回路ｌＰ
ａ８から白黒判別情報を、特徴抽出回路ＩＰｂから欠陥
情報を受けて、次の処理を行う。

１、被検査画像情報の示すエツジ近傍では、被検査パタ
ーンの撮像情報を２値化する際に２値化誤差（量子化誤
差）による凹凸が不可避的に生じるので、この凹凸まで
が欠陥と誤判定され、また、参照パターンと被検査パタ
ーンとの位置合わせ誤差（参照画像情報と被検査画像情
報との同期ずれ）による誤判定も生ずるという問題があ
る。これらの誤判定により検出された欠陥は、一般に擬
似欠陥と呼ばれている。そこでこの擬似欠陥に対処する
ために、本実施例の計算機ＣＰは次の処理を行っている
。すなわち、最大サイズ判定回路■Ｐａ６から最大サイ
ズ情報が出力されると、サイズ判定禁止情報が出力され
ているか否かを確認することにより、検出された欠陥が
エツジ近傍に在るものか否かを判断する。該禁止情報が
出力されている場合は、欠陥がエツジ近傍で検出された
もので擬似欠陥である可能性があるので、擬似欠陥のサ
イズ（これは２値化誤差や位置合わせ誤差をどの程度許
容するかによって予め分かる）を考慮して規定した許容
値（例えば４ＷＡ素）と、出力された最大サイズ情報の
表すサイズとを比較し、許容値を下回るサイズの最大サ
イズ情報は欠陥情報として扱わないようにしている。こ
れにより擬似欠陥を排除するようになっている。

ｉｉ、計算機ＣＰは、最大サイズ情報が次々と入力して
くるが、前記６４Ｘ６４画素の処理単位の中で最大のも
のをその処理単位の欠陥のサイズとする。そのための信
号処理としては、新しいサイズ情報が入力してくる度に
、前回入力されてメモリに格納されている旧いサイズ情
報と比較し、新しいサイズ情報がより大きい場合は、メ
モリの内容をこれで更新する。この処理を前記処理単位
の範囲内で行い、最終的に残ったサイズ情報をこの処理
単位の欠陥として、その処理単位の座標（これは例えば
１像装置のサンプリングパルスを計数することで分かる
）、その欠陥のサイズ情報と方向情報、その欠陥が検出
された時の白黒判定情報とサイズ判定禁止情報等を外部
記憶装置ＯＭに記録したり、またＣＲＴ等に表示させた
りする。ＣＲＴでは、例えば５１２Ｘ５１２画素で全画
面を構成し、そこに、参照パターンと被検査パターンと
を重ねて表示し、欠陥のある処理単位を６４×６４ｉｉ
！ｉ素の大きさの枠で表示すると共に、その欠陥の種類
を枠内に表示する等の画像処理を行うと好適である。そ
のための技術は、特開昭５９−７７５７６号に開示され
ている。欠陥の種類とは、例えばエツジに近接したエツ
ジ欠陥や、エツジから分離した孤立欠陥等の種別をいう
、これは計算機ＣＰが、サイズ判定禁止情報が有る場合
はエツジ欠陥と判断し、無い場合はエツジから離れた孤
立欠陥と判断することにより実現される。

ｉｉｉ　、処理単位内で直接比較回路ＩＰａが欠陥を検
出できなかった場合、電算機ＣＰは、特徴抽出回路ＩＰ
ｂの欠陥情報を取り込む、直接比較回路ＩＰａは、ｉで
説明したように、擬似欠陥を排除するために、エツジ近
傍に存在する小さいが本当の欠陥まで見落とす虞がある
。しかし、特徴抽出回路ＩＰｂは欠陥のサイズは検出し
得ないが、直接比較回路ＩＰａが見落とすエツジ近傍の
欠陥の有無は検出しうるので、欠陥検査の精度が保証さ
れる。

尚、欠陥の方向情報の利用法としては、欠陥の種類の判
定が挙げられる。例えば、第１６図に示すように、２つ
のエツジ欠陥Ｄ　’３１　％　Ｄ　ｅ　２の間に、連続
して孤立欠陥Ｄｉが挟まれており、その欠陥の方向が同
じ場合であって、各欠陥が白欠陥の場合は断線欠陥、黒
欠陥の場合はブリッジ欠陥と、計算機ＣＰが判断できる
。

〔発明の効果〕

以上のように、本発明のパターン欠陥検査装置によれば
、欠陥の各種方向の゛サイズを判定しうるので、いかな
る形状の欠陥でも、適切なサイズ判定が可能となる。

【図面の簡単な説明】

第１図は直接比較回路ＩＰａの構成を示すブロック図、
第２図は本発明に係るパターン欠陥検査装置全体を示す
ブロック図、第３図は検査回路ＩＰの構成を示すブロッ
ク図、第４図は切出回路ｌＰａ１の構成を示す回路図、
第５図は切出回路ｌＰａ１、ｌＰａ２による９×９画素
のウィンドを示す模式図、第６図乃至第９図は各方向の
サイズ判定のために利用される情報の座標を示す模式図
、第１０図は方向別サイズ判定回路ｌＰａ５と最大サイ
ズ判別回路ｌＰａ６との構成を示すブロック図、第１１
図はサイズ判定禁止回路ｌＰａ７の構成を示すブロック
図、第１２図はエツジ検出回路ＥＤが受ける情報の座標
を示す模式図、第１３図は拡大回路ＥＬの構成を示す回
路図、第１４図、第１５図は直接比較回路ＩＰａの欠陥
検査の処理をパターン化して示した模式図、第１６図は
断線欠陥またはブリッジ欠陥を示す拡大図である。〔主要部分の符号の説明〕ＩＤ、ＢＮ・・・・・被検査画像情報発生手段ＯＭ、Ｄ
Ｆ・・・・・・参照画像情報発生手段ＩＰ・・・・・・
・・・・・・・・・検査手段ＩＰａ・・・・・・・・・
・・サイズ判定手段第２図第４図Ｏ″７ｆ陶のプイス゛牛」定、用・１々宰（５°７向の
ブイχ判定用・置版第７図 ’ｙｏ’ｉ＋甘トクプイせ°判定ｍｔ貴魅１３５°方＃
Ｊのサイス°甲１足用七即老し第９図第１１図４５°　　　　　　ｑｏ″　　　　　／３５゜第１２図第１，３図（ｂ）　　　　第１４図第１５図

Claims

【特許請求の範囲】

（１）設計情報に基づいて形成された被検査パターンを
有する被検査物を撮像して、該被検査パターンに対応す
る被検査画像情報を出力する被検査画像情報発生手段と
、前記設計情報を前記被検査画像情報と比較しうる形に処
理して参照画像情報として出力する参照画像情報発生手
段と、前記被検査画像情報と前記参照画像情報とを比較して、
その結果から前記被検査パターンの欠陥を検出する検査
手段とを有するパターン欠陥検査装置において、前記検査手段は、前記欠陥の各種方向のサイズを判定す
るサイズ判定手段を含むことを特徴とするパターン欠陥
検査装置。
（２）前記サイズ判定手段は前記各種方向のサイズを比
較する比較手段を含み、該比較手段はそれらの中から最
大のものを選択して出力することを特徴とする特許請求
の範囲第２項記載のパターン欠陥検査装置。
（３）前記検査手段は前記参照画像情報が表すエッジの
方向を検出し、該エッジと平行な方向のサイズを前記比
較手段における比較対象から除くことを特徴とする特許
請求の範囲第１項記載のパターン欠陥検査装置。