JPS62274760A - 電子アセンブリの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 発明の技術分野 本発明は上に複数の微細相互接続が形成される基板を含
む電子アセンブリ、より詳細には、この電子アセンブリ
を製造するときに使用されるテスト方法に関する。

発明の技術的背景 さらに高い性能の電子アセンブリの実現を追求して、集
積回路の非常に高密度の相互接続を達成するための各種
のアプローチが試みられている。１つの周知のアプロー
チにおいては、リソグラフィツク的に描かれた微細導線
の高密度パターンが基板上に形成される。

そして、このパターンが基板上に相互接続パターンの部
分と電気的に接触するように搭載される複数の集積回路
チップを相互接続するために使用される。

この周知の相互接続基板は所定のパターンにて基板の周
辺に沿って位置する複数の入力／出力パッドに接続され
た複数の接近して位置する導線を含む。これに加えて、
これら導線は基板の表面の内側部分全体に分散するパッ
ドにも延びる。より具体的には、これら内側パットは、
チップが相互接続パターンに取り付けられる所定の領域
に位置する。チップ上のボンディング　パッドは、例え
ば、標準のフェース　ダウン半田ボンディング技術（ｆ
ａｃｅ−ｄｏｗｎ　ｓｏｌｄｅｒ−ｂｏｎｄｉｎｇ　ｔ
ｅｃｈｎｉｑｕｅｓ）を使用して相互接続基板上のこれ
ら内側パッドに取り付けられるように設計される。

実際には、上に説明の基板相互接続パターンは導線から
成り、パッドは典型的には複数のいわゆる相互接続ネッ
トから成る。ネットは２つあるいはそれ以上のパッド間
の連続した電気接続から構成される。個々のネットは他
の全てのネットから電気的に絶縁される。

基板相互接続パターンを完全にテストし、必要であれば
、チップがこれらに取り付けられる前にこれらを修理す
ることが重要である。

パターン内の個々のネットについて、パッド間の連続性
をテストする必要がある。従って、２つ以上のパッドを
持つ個々のネットは、通常、連続性をチェックするため
に複数回におよぶプローブ操作を必要とする。さらに１
個々のネットについて、付近のネット、あるいはパワー
あるいはアース導線との間に短絡がないかテストするこ
とが必要とされる。これはさらに追加のプローブ操作を
要求する。このようなテストによって、相互接続パター
ン内の欠陥の性質及び場合によっては欠陥の概ねの位置
が決定される。

ただし、上に説明の方法は高密度微細相互接続基板に対
して使用された場合、非常に手間のかかる作業となる。

従って、従来のテスト方法は相互接続基板を含む電気ア
センブリの総コストを大きく押し上げる要因となる。

このため、相互接続基板をテストするためのより効果的
な方法を考案するための努力が払われている。　これら
努力は、成功した場合、向上された低コストの電子アセ
ンブリを提供することに大きく貢献することは明らかで
ある。

発明の概要 つまり、本発明は電子アセンブリを製造するためのより
コスト効率の高い方法を提供することを目的とする。よ
り詳細には、本発明は電子アセンブリ内に含まれる相互
接続基板をテストするための改良された方法を提供する
ことを目的とする。

要約すると、本発明のこれら及びその他の目的は本発明
の一例としての実施態様において実現されるが、　この
実施態様においては、その上に複数の相互接続ネットを
持つ基板が比較的高速度にてテストされる。本発明によ
ると、個々のネットはテスト　プローブにて一度接触さ
れるのみである。所定のテスト波形が個々のネットの１
つのパッドに加えられる。次に、ネットからプローブさ
れたパッドに反射される波形が前もって測定された良好
な対応するネットから、あるいは良好なネットを表わす
設計情報から得られる反射波形と比較される。これから
個々のネット内の欠陥の性質（例えば、開路、短絡）及
び位置がすみやかに決定される。より具体的には、個々
が２つあるいはそれ以上のパッド間の連続した電気接続
から構成され、要素を基板上に選択されたパッドと電気
的に接触するように搭載する前にそれらの電気的なテス
トを必要とする複数のネットを含む相互接続基板を含む
゛電子アセンブリを製造する方法に関する。より具体的
には、本発明による方法においてはテスト信号が、ネッ
トの状態を表わす信号がパッドに反射されるように１個
々のネットの１つのパッドのみに加えられ、反射信号が
テスト下の良好なネットを表わす標準信号と比較される
。

本発明は以下の詳細な説明を図面を参照しながら読むこ
とによって一層明白となるものである。

実施例 第１図には一例としての相互接続基板が示され、以下に
詳細に説明される。本発明の原理は、特にこのタイプの
基板の製造に有効である。ただし、本発明の原理は電子
アセンブリ内に含まれる他のさまざまな相互接続基板に
も応用できることは明白である。

第１図に示される一例としての相互接続基板は、例えば
、約５００　マイクロ　メートル（μｍ）のＺ方向の厚
さを持つシリコンから成るウェーハ１０から構成される
。−例として、ウェーハ１０は一片が約１０センチメー
トル（ｃｍ）の正方形とされる。

当分野において周知の標準の方法によって、リングラフ
イック的に描かれたＸ−及びＹ　−信号導線を含む多重
レベル金属化パターンが第１図のウェーハ１０上に形成
される。図面を不要に複雑にするのを避けるため、第１
図には、これら複数の導線の一部のみが示される。

第１図に示される一例としての特定の実施態様において
は、ウェーハ１０の周辺に複数の導電ポンディングパッ
ド１２が位置する。

これに加えて、セットの導電ポンディングパッド、例え
ば、セットの１４から１７として示されるボンディング
　パッドが示される相互接続基板の内側部分全体に位置
する。第１図には、これら複数の内側及び周辺パッドの
一部のみが示される。個々のセットの内側パッドは、そ
の後取り付けられる集積回路チップ上の対応するメーテ
ィング　パッドとコンタクトするように設計される。点
線、例えば、パッド１４から１７のまわりの点線１８は
後に取り付けられる集積回路チップの輪郭を示す。　こ
の取り付けは、例えば、従来のフェース　ダウン半田ボ
ール結合技術（ｆａｃｅ−ｄｏｗｎ　５ｏｌｄｅｒ−ｂ
ａｌｌ　ｂｏｎｄｉｎｇｔｅｃｈｎｉｑｕｅｓ）を使用
して行なわれる。

第１図に示されるタイプの相互接続基板はさらに典型的
には１例えば、当分野において周知のように平坦な部材
から成るアース及びパワー導、Ｗ（図示なし）を含む。

−例としてこれら平坦な導線、並びに前述のＸ−及びＹ
−信号導線及びボンディング　パッドは、典型的には、
適当な金属、例えば、アルミニウムあるいは銅から作ら
れる。導線を電気的に絶縁するために、従来のインタレ
ベル誘電体（ｉｎｔｅｒｌｅｖｅｌ　ｄｉｅｌｅｃｔｒ
ｉｃｓ）が使用される。

第１図に示されるように、Ｘ一方向セグメント２１及び
２３並びにＹ一方向セグメント２２から成る信号導線２
０は周辺ボンディング　パット１２と内側ボンディング
　パッド１４の間で延びる。−例として、導線２０及び
示される他の導線は約１０から２０μｍ幅及び約２μｍ
のＺ方向の厚さを持つ。これら信号導線は実際には互い
に１０μｍ程度まで接近して位置する。個々のパッド１
２及び１４並びに示される基板上の他の個々のパッドは
。

例えば、約１００μｍＸ１００μｍの大きさ及び約２μ
ｍの厚さを持つ。この特定の実施態様においては、周辺
パッド１２の中心間距離は約２００μｍとされる。

従って、第１図に示される上に説明のこの特定のタイプ
の相互接続基板では、ウェーハ１０の周辺に数十個のボ
ンディング　パッド１２が分散する。そして、これらパ
ッドの各々は信号導線、あるいは前述のパワーあるいは
アース導線の１つに電気的に接続される。

同様に、第１図に示される個々のチップ位置の所のボン
ディング　パッドもこれら導線に接続される。現実的な
実施態様においては、第１図に示される特定の相互接続
基板設計内に約１００個のチップ位置が含まれる。

前述のごとく、第１図に示されるような導線とパッドの
パターンは、複数のいわゆる相互接続ネットから構成さ
れるものとみなすことができる。個々のネットは２つあ
るいはそれ以上のパッド間の連続した電気的な相互接続
から成る。例えば、この特定の相互接続ネットの一部は
、上に説明の左上の周辺パッド１２、信号導線セグメン
ト２１から２３及び内側パッド１４を含むにのネットは
さらに信号導線セグメント２６から３２及び内側パッド
３４及び３６を含む。

第１図に示される多重相互接続ネットのテストは、通常
チップをウェーハ１０に取り付ける前に遂行される。相
互接続ネットのサイズが小さく数が多いことからこの高
密度の相互接続パターンの欠陥、例えば、開路及び短絡
を系統的にテストすることは非常に大変なことであるこ
とが想像できる。

第１図の相互接続基板をテストするためには、さまざま
な方法が使用できる。例えば。

相互接続ネット内の信号導線の連続性はパッド間の導線
セグメントの直流導電率を順に測定することによって決
定できる。

つまり、上に説明の一例としてのネットにおいては、左
上の周辺パッド１２と内側パット１４の間に延びる導線
セグメントは、それぞれこれらパッドにテスト　プロー
ブを当てることによってテストできる。このセグメント
の電気的な連続性が決定されたら１次に周辺パッド１２
に当てられたプローブが内側パッド３４に移動される。

こうして、導線セグメント２６から３０がチェックされ
る。その後、パッド１４に当てられたプローブが内側パ
ッド３６に移動され、これによって導線セグメント３０
から３２の連続性がチェックされる。

上に説明の３回のプローブ操作によって。

上に説明の特定のネットが内部に開路を持たないかテス
トされる。２つのパッド間に複数の直接接続を持つ他の
全ての個々のネットについても連続性テストのために複
数回におよぶプローブ操作が必要とされる。

これに加えて、第１図に示される相互接続基板内の個々
のネットは、短絡についてもチェックすることが必要で
ある。テスト下のネットとその付近の他のネットとの間
、あるいはテスト下のネットとパワーあるいはアース導
線との間にこの短絡が存在する可能性がある。

短絡のテストは、典型的には、１つのテスト　プローブ
をテストされるネットの１つのパッドに当て、もう１つ
のテスト　プローブを順にその付近のネット内に含まれ
るパッド並びにパワー及びアース導線に当てることによ
って達成される。このプローブ操作において、所定の最
低値以下の直流抵抗がみられたとき、短絡が存在すると
みなされる。

上に説明のテスト方法は、相互接続基板の個々のネット
に対して複数回におよぶプローブ操作を要求することが
わかる。従って、この方法は非常に手間と費用がかかる
。さらに、個々のネットのパッドあるいは導線にすり傷
などの致命的な損傷を与える確率はネットに対して遂行
されるプローブ操作の回数に正比例する。

本発明の原理によると、第１図に示されるような相互接
続基板が比較的高速度にてテストされる。より具体的に
は、テストは個々の相互接続ネットに対して１度のプロ
ーブ操作のみを必要とする。この方法によると、欠陥、
例えば、個々のネット内の開路、短絡及び他の不規則の
存在が簡単に発見できる。さらに、多くの場合、これに
よって欠陥の位置も固定できる。

第２図は、本発明による新規のテスト方法を実現するた
めに使用される一例としてのシステムの略図を示す。第
２図において、テストされる相互接続基板は上に説明の
第１図に示されるタイプのウェーハ１ｏから成る。図面
が不当に複雑となるのを回避するため、第２図には、ウ
ェーハ１０上に含まれる複数のネットの中の１つのみが
実際に示される。示されるネットはパッド１２，４０．
４２及び４３並びに信号導線４４．４６及び４７から構
成される。

本発明によると、テストされる個々のネットの１つのパ
ッドとコンタクトするために先の鋭くとがったプローブ
が使用される。第２図に示されるように、例えば、直径
約１０μｍのチップを持つ導電プローブ５０が、ウェー
ハ１０上に含まれる前述のネットのパッド１２に当てら
れる。

第２図のプローブ５０は、プローブ５０にリンク斜にニ
リ機械的に結合された標準のＸ−Ｙ−Ｚ微細位置決め器
５２によってテストされるべき個々のネットのパッドに
順にコンタクトするように制御される。一方、微細位置
決め器の動作は、制御ユニット５６からこれに加えられ
る電気信号によって決定される。１つの実施態様におい
ては、ユニット５６は。

微細位置決め器５２をプローブ５ｏが個々のネットのパ
ッドに順に当たるように動作するようにプログラムされ
たコンピュータから成る。実際には、プローブ５ｏが個
々のパッドと接触したままにとどまる時間は、例えば、
たった約２０ミリ秒とされる。プローブ５０が、あるパ
ッドと接触したある位置から別のネットの次のパッドと
接触したある位置に移動するために必要とされる時間は
、たった約６０から８０ミリ秒である。従って２０００
個のネットを含む高密度微細相互接続基板であっても全
てのネットを順にプローブするのにたった約２００秒で
すむ。

電気信号が標準の波形生成器及び受信器ユニット５８か
らプローブ５０（第２図）に加えられる。ユニット５８
とプローブ５８の間には１つのリードのみが明示される
が、実際には、もう１つのリードがユニット５８と相互
接続基板の基準電位ポイントとの間に延びる。このポイ
ントは、例えば、相互接続基板内に含まれる前述のアー
ス導線上のポイントとされる。

理想的には、第２図のユニット５８はパットにプローブ
５０を介して第３図に示される急速な立上り時間を持つ
電圧波形６０を加えるように設計される。しかし、ロー
ドディング及びその他の影響により、テストされるネッ
トのパッドに加えられる波形は、実際には理想のステッ
プ　タイプの波形とだいぶずれる。実際に加えられる波
形については、後に第４図の説明との関連において述べ
られる。

第２図に示されるユニット５８は、例えば従来の時間領
域反射率計を含む。典型的な時間領域反射率計が、ヒユ
ーレット　パラカード社（Ｈｅｗｌｅｔｔ−Ｐａｃｋａ
ｒｄ　　Ｃｏ　、＋）　＊　　１２０ウエスト　センチ
ユリ−ロード（１２０ＷｅｓｔＣｅｎｔｕｒｙ　Ｒｏａ
ｄ）、パラマス（Ｐａｒａｍｕｓ）−ニューシャーシ（
Ｎｅ　ｗ　Ｊｅｒｓｅｙ）　、あるいはテクトロニクス
社（Ｔｅｋｔｒｏｎｉｘ　ｃｏ、＋Ｌ　４０　　ギルレ
イン（４０Ｇ１１ｌ　Ｌａｎｅ）、　ウッドブリッジ（
す００ｄ−ｂｒｉｄｇｅ）、ニューシャーシ（Ｎｅｗ　
Ｊｅｒｓｅｙ）から（ＴＤＲプラグ−インを持つモデル
７１０４オシロスコープあるいはＴＤＲオプションを持
つモデル８５１０ネツトワーク　アナライザとして）市
販されている。

従来は１時間領域反射率計は海底ケーブルあるいは長距
離伝送システム内で使用されるタイプの地上回線をテス
トするのに使用されてきた。ただし、時間領域反射率計
をここに説明のタイプの高密度微細相互接続基板のテス
トとの関連で使用しているあるいは使用を示唆している
例はない。このようなタイプの基板のテストには、時間
がかかるにもかかわらず、これ以外のテスト方法、例え
ば、前述のテスト方法が使用されてきた。時間領域反射
率計を複数の相互接続ネットを含む微細電子アセンブリ
に使用することに着眼し、大きな向上を達成したのは本
発明が初めてである。

これは周知の方法を以前はこの種のテスト方法が使用で
きるとは考えも及ばなかったタイプのアセンブリに応用
するという概念に基づく。従来の方法を想像もつかなか
った微細電子アセンブリに応用することによって、これ
まで満足できる解決法がどうしても見つからなかった厄
介な問題が一挙に解決するに至った。

ステップ波形を理想化された無欠陥の導線に加えると、
第３図に実線６２にて示されるタイプの反射波が得られ
る。導線に沿ったある点に開路、つまり、切断が存在す
ると、反射波内に正に向かうスパイクが発生する。この
スパイクが、第３図に点線６４によって示される。第３
図の横軸上に示されるスパイク６４の発生時間は、テス
ト下の導線内の開路部分からステップ波を加えたポイン
トまでの距離に正比例する。従って、第３図の横軸はテ
スト下の導線に沿っての距離を直接に表わすものとみる
ことができる。

テスト下の導線に沿ったあるポイントの所に短絡が存在
する場合は、第３図の理想化された反射波内に負に向か
うスパイクが発生する。上と同様に、スパイク６６の発
生時間は導線内の欠陥点からステップ波を加えたポイン
トまでの距離に正比例する。

ここに説明のタイプの実際の相互接続基板では１個々の
ネットは、通常、枝、パッド及び他の不連続を含み、こ
れによって反射波は第３図に示される理想化された曲線
より少し複雑になる。さらに、この基板上の複数の全て
ではないにしても多くのネットは、構造が互いに異なる
。従って、個々のネットが入力ステップ信号が加えられ
ると比較的複雑な特定の反射波にて応答する。

本発明の原理によると、テスト下のプローブされる個々
の相互接続ネットから反射された波形が欠陥を持たない
ネットを表わす波形と比較される。この後者の波形、つ
まり、標準波形は実際の良好な個々のネットから、ある
いは個々のネットの設計情報から得られる。

−例として、この標準波形が相互接続基板のネットがプ
ローブされる順にデジタル　データ信号の形式にてユニ
ット６８（第２図）に格納される。

これに加えて、テスト下の個々のネットから反射された
波形は、第２図の発生器及び受信器ユニット５８によっ
て標準のコンバータユニット７０に加えられる。ユニッ
ト７０内において、個々の波形は当分野において周知の
従来の方法によってデジタル　データ信号に変換される
。次に、標準ユニット７２内で、それぞれ一連のポイン
トの反射波形を表わす一連のデジタル信号がユニット５
６の制御下においてデータ記憶ユニット６８内に格納さ
れた対応するデジタル信号と１ポイントずつ比較される
。これら後者のデジタル信号はそれぞれ実際の良好なテ
スト下のネットと関連する標準波形上のポイントを表わ
す。

第２図に示されるユニット７２によって遂行される１ポ
イントごとの比較によって、テスト下のネットから派生
される反射波形の特定のポイントと関連する標準波形の
対応するポイントとの間の差異の指標を得ることが可能
である。さらに、ユニット７２は２つの比較されたポイ
ント間のデジタル信号に検出される差異が正であるか負
であるかの指標を与える。この指標は、結果的に、この
差異がテスト下のネットから派生される反射波形が正方
向のずれに起因するかあるいは負の方向のずれに起因す
るかを示す。従って、検出される差異の符号によって検
出された欠陥の性質（開路であるか短絡であるか）がわ
かる。さらに、欠陥信号を与える２つのポイントの比較
の発生時間は、テスト下のネット内の欠陥位置の直接的
な指標となる。

一例として、第２図の比較器ユニット７２の出力は標準
のディスプレイ　ユニット７４に接続される。欠陥位置
の発見及び修理を楽にするため、ユニット７４は、例え
ば、どのネットが現在テストされているか、検出された
欠陥の性質及び概ねの位置といった情報を表示するよう
に設計される。

ユニット７４上に表示される欠陥情報は。

必要であれば、ユニット６８内にも格納される。従って
、ある相互接続基板について−通りのテスト　サイクル
が完結した時点において、ユニット６８内に存在する場
合、テストされた複数のネットのどのネットに欠陥が存
在するかについての完全な情報が格納される。

次に、いくつのネットに欠陥があるか、及びそれら欠陥
の性質及び位置などの要因に基づいて基板に修理が必要
であるか否か決定される。

その後、チップ（及び／或いは他の電子要素）が、テス
トによって良好であることが決定された、あるいはテス
トの後に修理された基板上に搭載される。これら要素を
基板上の相互接続ネットに搭載、つまり、電気的に接続
するには、さまざまな方法、例えば、フェースダウン半
田ポールボンディング（ｆａｃｅ−ｄｏｗｎ　５ｏｌｄ
ｅｒ−ｂａｌｌ　ｂｏｎｄｉｎｇ）を使用することがで
きる。

第４図は、本発明の原理に従って遂行されるテスト　サ
イクルの間に実際にＲ察されるさまざまな波形の一例を
示す。−例として、第４図の曲線７６は、第２図に示さ
れる良好な特定の相互接続ネットに加えられ、これから
反射される標準の波形を表わす。上に説明の一例として
のテスト手順においては、標準波形７６を表わすデジタ
ル　データ信号が第２図のユニット６８内に格納される
。

ここで、第２図に示される特定の相互接続ネット内に１
つの欠陥が存在するものと仮定する。より具体的には、
１つの導線４４のポイント７８の所に開路、つまり、切
断が存在するものと仮定する。この欠陥を持つネットを
テストすることによって得られる波形が第４図において
参照番号８０によって示される。

前述のごとく、この波形８０が第２図のユニット５８に
よってコンバータ　ユニット７０に加えられ、ここで波
形８ｏを表わすデジタル　データ信号が生成される。

第４図の波形７６と８０の上に説明のデジタル　データ
信号の比較がユニット７２（第２図）内で遂行される。

この波形間の差異が第４図の波形８２によってグラフ的
に示される。

第４図のｔｏ　　からｔＬ　　までの期間は、波形７６
と８０は概ね同一である。従って、差異波形８２はこの
期間は平坦、つまりゼロ差異部分を構成する。波形８０
のポイント８３において、波形８０は標準波形７６から
正の方向にずれ始める。従って、差異波形８２の対応す
るポイント８４の所で、波形８２は良好なネットとテス
ト下の欠陥ネットの間に差異が存在することを示し始め
る。ポイント８４の所のこの平坦でない差異信号の最初
の発生は概ねｔｌ　の直後である。前述のごとく、この
最初の発生はまた最初にテスト信号が加えられたパッド
１２からの欠陥（開路）の位置も示す。

もう１つの例として、第２図に示される特定の相互接続
ネット内に１つの異なるタイプの欠陥が存在するものと
仮定する。より具体的には、１つの導線４６のポイント
８５の所に他のネットあるいはパワーあるいはアース導
線への短絡が存在するものと仮定する３この欠陥ネット
をテストすることによって得られる波形が、第４図に参
照番号８６によって示される。前述のごとく、この波形
８６が第２図のユニット５８によってコンバータ　ユニ
ット７０に加えられ、ここで波形８６を表オ〕すデジタ
ル　データ信号が生成される。

第４図の波形７６と８６のこのデジタルデータ信号の比
較がユニット７２（第２図）内で遂行される。これら波
形の差異が第４図の波形８７によってグラフ的に示され
る。

第４図のｔｏ　　からし２　までの期間は、波形７６と
８６は概ね同一である。従って、差異波形８７はこの期
間は平坦、つまりゼロ差異部分を構成する。波形８６の
ポイント８８において、波形８６は標準波形７６からの
負の方向へのずれを開始する。結果として、差異波形８
７上の対応するポイント８９の所で、波形８７は良好な
ネットとテスト下の欠陥ネットとの間に差異が存在する
ことを示し始める。ポイント８９の所のこの平坦でない
差異信号の最初の発生は、概ねｔ２　の直後に起こる。

また、この最初の発生は最初にテスト信号が加えられた
パッド１２から欠陥（短絡）までの距離の位置も示す。

上に説明の方法及び構成は単に本発明の原理を解説する
ためのものであり、当業者においては、本発明の精神及
び範囲から逸脱することなく、他のさまざまな変形を考
案できることは明白である。

【図面の簡単な説明】

第１図は９本発明の原理が応用されるタイプの相互接続
基板の正面図を示し： 第２図は、本発明の原理に従って相互接続基板をテスト
するように設計された一例としてのシステムの略図を示
し；そして 第３図及び第４図は、第２図のシステムの動作モードを
説明するために選ばれた代表的な波形を示す。 （主要部分の符号の説明） ネット　・・・・・・　１２．４０．４２．４３．４４
．４６．４７相Ｔｃ接続基板　・・・・・・　ｆＯ パッド　・・・・・・　１２．４０．４２．４３テスト
信号　　・・・・・・　７６ ネツトの状態を表わす信号 （反射信号）　・・・・　７６．８０．８６ＦＩＧ、１ ＦＩＧ、２ を 重圧 晴間（跨難） ヒ ト 「 Ｏ 劇％ｒａ　（’２巨鎚ン

Claims (1)

1. 【特許請求の範囲】 １、複数のネット（例えば、１２、４０、４２、４３、
   ４４、４６、４７）を含む相互接続基板（つまり、１０
   ）から成る電子アセンブリを製造する方法において、個
   々のネットが２つあるいはそれ以上のパッド（つまり１
   ２、４０、４２、４３）の連続した電気接続を持ち、こ
   のネットが該基板上に要素を選択されたパッドと電気的
   に接触するように搭載する前に電気的にテストされ、該
   方法が個々のネットの１つのパッド（つまり１２）のみ
   にテスト信号（つまり、７６）を加え、これによって該
   ネットの状態を表わす信号（つまり、７６、８０あるい
   は８６）が該パッドに反射されるようにするステップ、
   及び 該反射信号（つまり、７６、８０あるいは８６）をテス
   トされるネットと対応する良好なネットを表わす標準信
   号（つまり、７６）と比較するステップを含むことを特
   徴とする電子アセンブリの製造方法。 ２、特許請求の範囲第１項に記載の方法において、テス
   ト信号が該ネットにプローブ（つまり、５０）を介して
   加えられ、該方法がさらに該プローブ（つまり、５０）
   をプログラムされた手順に従ってテストされるべき個々
   のネットの選択されたパッドに順に接触するように移動
   するステップを含むことを特徴とする製造方法。 ３、特許請求の範囲第２項に記載の方法において、さら
   に テストされるネットと対応する良好なネットを代表する
   セットの標準信号を格納するステップ、 該格納された標準信号を該プログラムされた手順と調和
   するように比較器ユニット（つまり、７２）に加えるス
   テップ、及び同時に該比較器ユニット（つまり、７２）
   にテストされるべきネットのパッドに接触することによ
   って得られる一連の反射信号を加えるステップを含むこ
   とを特徴とする製造方法。 ４、特許請求の範囲第３項に記載の方法において、 該格納されたセットの信号が該標準信号を表わすデジタ
   ルデータ信号から成り、該方法がさらに 該反射信号を該比較器ユニット（つまり、７２）に加え
   る前にそのデジタルデータ信号形式に変換するステップ
   を含むことを特徴とする製造方法。 ５、特許請求の範囲第４項に記載の方法において、さら
   に 該比較器ユニット（つまり、７２）の一連の出力を表示
   することによって、反射信号と対応する標準信号との間
   に差異が存在する場合には、その差異が視覚的に示され
   るようにするステップを含むことを特徴とする製造方法
   。