JPS62274789A - 光・電子集積回路及びその製造方法 - Google Patents
光・電子集積回路及びその製造方法Info
- Publication number
- JPS62274789A JPS62274789A JP61117478A JP11747886A JPS62274789A JP S62274789 A JPS62274789 A JP S62274789A JP 61117478 A JP61117478 A JP 61117478A JP 11747886 A JP11747886 A JP 11747886A JP S62274789 A JPS62274789 A JP S62274789A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- conductivity type
- integrated circuit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
本発明は、高速変調可能な光通信用送信器として使用す
るｔめの光・電子集積回路およびその製造法に関するも
のである。
るｔめの光・電子集積回路およびその製造法に関するも
のである。
（従来技術及び発明が解決しようとする問題点〕光送信
器の高速化、高信頼化上げかるには、半導体レーザとそ
れを駆動、変調する几めの電子素子を同一基板上に一体
化する方法、いわゆる光・電子集積回路（以下０ＥＩＣ
と配子９の採用が効果的である。
器の高速化、高信頼化上げかるには、半導体レーザとそ
れを駆動、変調する几めの電子素子を同一基板上に一体
化する方法、いわゆる光・電子集積回路（以下０ＥＩＣ
と配子９の採用が効果的である。
この工つなＱＥＩＣの例としては、柴田らの報告（を子
通信学会技術研究報告、０ＱＥ８３−１１８ ） ′ｓ
？工びジエーカアッ（Ｊ、 Ｋ膜をｚ ）らの報告（Ａ
ｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、３７（２）、 １９
８０ ）がある。
通信学会技術研究報告、０ＱＥ８３−１１８ ） ′ｓ
？工びジエーカアッ（Ｊ、 Ｋ膜をｚ ）らの報告（Ａ
ｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、３７（２）、 １９
８０ ）がある。
この内、柴田らのＩＣは、ます液相エピタキシャル成長
法にＬリレーザダイオード（以下ＬＤと記す）として用
いられる多層エピタキシャル膜を形成し、次に、この多
層エピタキノセル膜のうち、このＬＤ以外の部分全除去
し、除去して形成され洗清を埋込むための埋込み層を再
度液相エピタキシャル法によって成長させる。この場合
、この埋込み層ｔ−ｎｐｎ構造とし、この部分にヘテロ
接合バイポーラトランジスタ（以下ＨＢＴと記す）ｔ−
製作する点に特徴がある。
法にＬリレーザダイオード（以下ＬＤと記す）として用
いられる多層エピタキシャル膜を形成し、次に、この多
層エピタキノセル膜のうち、このＬＤ以外の部分全除去
し、除去して形成され洗清を埋込むための埋込み層を再
度液相エピタキシャル法によって成長させる。この場合
、この埋込み層ｔ−ｎｐｎ構造とし、この部分にヘテロ
接合バイポーラトランジスタ（以下ＨＢＴと記す）ｔ−
製作する点に特徴がある。
しかしながら、この工うにＬＤ、ＨＢＴ用の多層エピタ
キシャル膜を２回に分けて成長させることは、工程が複
雑な友め、歩留りの低下金まねく等、集積回路の製造法
として問題がある。
キシャル膜を２回に分けて成長させることは、工程が複
雑な友め、歩留りの低下金まねく等、集積回路の製造法
として問題がある。
さらに、ＨＢＴ用の多層エピタキシャル膜全埋込み層と
して使用する之め、ＨＢＴの動作に適し次エピタキシセ
ル俣の条件上満足することが難しいという欠点も有する
。
して使用する之め、ＨＢＴの動作に適し次エピタキシセ
ル俣の条件上満足することが難しいという欠点も有する
。
次に、ジエ・カアッらの提案しｔ素子の構造を第３図に
示し、この素子の問題点全以下で説明する。
示し、この素子の問題点全以下で説明する。
第３図は上記の報告に示され之構成を示すもので、この
素子ｔｆｌ ｒｉ”−ＧａＡａ基板加上に、基板側より
第１層ｎ −ＡｌＧａＡｓ ２１、第２層ｐ−ＧａＡｓ
２２、第３層ｎ −ＡｔＧａＡｇ ２３エピタキシヤル
Ｉｌａを成長し、ｎｐｎｌ造より成るＨＢＴｔ−製作す
ると共に、Ｂｅイオンを第３層おからｐ−ＧａＡｓ ２
２まで注入することで、第３層ｎのｎ −Ａｔ０ａＡｓ
の一部全ｐ型２４に変え、ｎｐｐ構造より成るＬＤとし
ても動作させられる工う工夫されている。しかしながら
、このような構造には次の二つな欠点がある。
素子ｔｆｌ ｒｉ”−ＧａＡａ基板加上に、基板側より
第１層ｎ −ＡｌＧａＡｓ ２１、第２層ｐ−ＧａＡｓ
２２、第３層ｎ −ＡｔＧａＡｇ ２３エピタキシヤル
Ｉｌａを成長し、ｎｐｎｌ造より成るＨＢＴｔ−製作す
ると共に、Ｂｅイオンを第３層おからｐ−ＧａＡｓ ２
２まで注入することで、第３層ｎのｎ −Ａｔ０ａＡｓ
の一部全ｐ型２４に変え、ｎｐｐ構造より成るＬＤとし
ても動作させられる工う工夫されている。しかしながら
、このような構造には次の二つな欠点がある。
（イ）まずこの素子では、ベース層とのコンタクトをと
＝ｉめ、エミツタ層ｎへＢｅイオンを注入し、ｎ型エミ
ッタ１ｍ ２３内にｐ型慣域２４ ｉ設けているが、こ
のｐｎ接合全通して、ベース２２−エミッタｎ間にリー
ク電流が流れてしまう。
＝ｉめ、エミツタ層ｎへＢｅイオンを注入し、ｎ型エミ
ッタ１ｍ ２３内にｐ型慣域２４ ｉ設けているが、こ
のｐｎ接合全通して、ベース２２−エミッタｎ間にリー
ク電流が流れてしまう。
（ロ）ＨＢＴのベース層２２を同時にＬＤの活性層とし
ても便うため、自由キャリアによる光吸収七防ぐ必要上
、この層のキャリア濃度を高く（≧５ Ｘ １０Ｉ″ｃ
ｒｎ−’ ）することかできない〇一方、ＨＢＴの動作
速度についてに、その目安となるカッＣｃ：コレクタ容
重）で与えらｎることから分かる二うに、ベース抵抗の
減少に伴って高速となる。し九がって、ベース抵抗の低
減が十分に行えないカアツらの構造では、高速動作可能
な素子を作ることが難しい。
ても便うため、自由キャリアによる光吸収七防ぐ必要上
、この層のキャリア濃度を高く（≧５ Ｘ １０Ｉ″ｃ
ｒｎ−’ ）することかできない〇一方、ＨＢＴの動作
速度についてに、その目安となるカッＣｃ：コレクタ容
重）で与えらｎることから分かる二うに、ベース抵抗の
減少に伴って高速となる。し九がって、ベース抵抗の低
減が十分に行えないカアツらの構造では、高速動作可能
な素子を作ることが難しい。
ｆ９ｎ＋基板を使い、基板下面をコレクタ電極としてい
るｔめ、コレクタ容盪Ｃｃが大きい。し九がって先程の
ｆｏの表穴から分かる１うに、ＨＢＴの高速化には適で
ない構造といえる。
るｔめ、コレクタ容盪Ｃｃが大きい。し九がって先程の
ｆｏの表穴から分かる１うに、ＨＢＴの高速化には適で
ない構造といえる。
に）コレクタ電極が基板下面にある九め、素子間分離や
配線が難しく、集積化に適さない構造である０ 以上、説明した工うに、柴田らの素子もカアツらの素子
も、高速化、集積化という点で問題があるといえる０ （問題点全解決するｔめの手段） 不発明の目的は、上述し文問題点、すなわち１）ＨＢＴ
とＬＤ用のエピタキシャル映ｔ２回に分けて成長させ九
場合、工程が複雑となり歩留りが低下する０ （０）ＨＢＴ、ＬＤＧ々の高性能化に適するエピタキシ
ャル条件を実現することが難しい。
配線が難しく、集積化に適さない構造である０ 以上、説明した工うに、柴田らの素子もカアツらの素子
も、高速化、集積化という点で問題があるといえる０ （問題点全解決するｔめの手段） 不発明の目的は、上述し文問題点、すなわち１）ＨＢＴ
とＬＤ用のエピタキシャル映ｔ２回に分けて成長させ九
場合、工程が複雑となり歩留りが低下する０ （０）ＨＢＴ、ＬＤＧ々の高性能化に適するエピタキシ
ャル条件を実現することが難しい。
Ｃ→素子間分離、配線等の点で集積化に適し文構造が得
られない。
られない。
を解決し、高速かつ集積化に適し九九・電子集積回路を
提供することにある。
提供することにある。
上記の目的全達成する之め、本発明に半絶縁性基板上に
、第１導電型のワイドギャップの第１の半導体層、第２
導電型のナロウギヤツプの第２の半導体１−１第２導を
型のワイドギャップの第３の半導体層が順次積層されｔ
多層エピタキシャル暎内の第１の領域に、第２の半導体
）４１を活性層、第１及び第３の半導体層をクラッド層
とするダブルヘテロ注入型レーザが構成され、多層エピ
タキシャル膜内の第２の領域に、第１の半導体層をエミ
ッタ、主として第３の半導体層内に形成された第１導を
型の不純物領域をコレクタ、王として第２の半導体層内
のエミッタとコレクタに挾まれ７を領域をベースとする
ヘテロ接合バイポーラトランジスタが構成されること全
特徴とする光・電子集積回路を発明の要旨とするもので
ある。
、第１導電型のワイドギャップの第１の半導体層、第２
導電型のナロウギヤツプの第２の半導体１−１第２導を
型のワイドギャップの第３の半導体層が順次積層されｔ
多層エピタキシャル暎内の第１の領域に、第２の半導体
）４１を活性層、第１及び第３の半導体層をクラッド層
とするダブルヘテロ注入型レーザが構成され、多層エピ
タキシャル膜内の第２の領域に、第１の半導体層をエミ
ッタ、主として第３の半導体層内に形成された第１導を
型の不純物領域をコレクタ、王として第２の半導体層内
のエミッタとコレクタに挾まれ７を領域をベースとする
ヘテロ接合バイポーラトランジスタが構成されること全
特徴とする光・電子集積回路を発明の要旨とするもので
ある。
さらに本発明は半絶縁性基板上に、第１導電型のワイド
ギャップの第１の半導体層、第２導電型のナロウギヤツ
プの第２の半纏体１−１第２２導電型のワイドギャップ
の第３の半導体層全順次積層して多層エピタキシャルｉ
ｔ形成し、多ノーエピタキシセルｐＩＡ円の第１の領域
に、第２の半導体層を活性層、第１及び第３の半４体層
をクラッド層とするダブルヘテロ注入型レーザを構成し
、多層エピタキシャル膜内の第２の領域において、第３
の半導体層内にイオン注入法七用いて第１導電型の不純
物領域を形成し、第１の半導体層をエミッタ、王として
第３の半導体層内に形成され次第１導電型の不純物領域
をコレクタ、主として第２の半導体層内のエミッタとコ
レクタに挾まれ７を領域をベースとするヘテロ接合バイ
ポーラトランジスタを構成することを特徴とする光・電
子集積回路の２１！！遣方法を発明の要旨とするもので
ある。
ギャップの第１の半導体層、第２導電型のナロウギヤツ
プの第２の半纏体１−１第２２導電型のワイドギャップ
の第３の半導体層全順次積層して多層エピタキシャルｉ
ｔ形成し、多ノーエピタキシセルｐＩＡ円の第１の領域
に、第２の半導体層を活性層、第１及び第３の半４体層
をクラッド層とするダブルヘテロ注入型レーザを構成し
、多層エピタキシャル膜内の第２の領域において、第３
の半導体層内にイオン注入法七用いて第１導電型の不純
物領域を形成し、第１の半導体層をエミッタ、王として
第３の半導体層内に形成され次第１導電型の不純物領域
をコレクタ、主として第２の半導体層内のエミッタとコ
レクタに挾まれ７を領域をベースとするヘテロ接合バイ
ポーラトランジスタを構成することを特徴とする光・電
子集積回路の２１！！遣方法を発明の要旨とするもので
ある。
しかして不発明の特徴とする点は、次の点にろる０
（イ）エピタキシャル晩として、半絶縁性基板上に成長
したｎｐｐ型多層喚に使用する。これは、ＬＤＫ通し文
構造であると共に、０ＥＩＣ用のエピタキシャル換とし
ても、きわめて単純で裂作の容易なものである。
したｎｐｐ型多層喚に使用する。これは、ＬＤＫ通し文
構造であると共に、０ＥＩＣ用のエピタキシャル換とし
ても、きわめて単純で裂作の容易なものである。
（ロ）Ｊ ＨＢＴについては、イオン注入にＬつてエ
ピタキシャル映最上層の導伝性（ｐ型）を部分的に反転
させｎｐｎｐ造を形成した部分に製作する。イオン注入
法を用いる九め、素子の高速化に必安なベース領域の高
濃度ドーピング（≧ＩＸ １０” ｏｎ−’ ）が可能
となる。筐た。ＨＢＴＵ一般のエミッタ争アップ型では
なく、コレクタ・アップ型とし、エミッタ・ベース接合
については、エピタキシャル成長時に形成し之ｐｎ接合
をそのまま利用する。し友がって、エミッターベース接
合部へのイオン注入のダメージが少なく、界面でのキャ
リア再結合に＝るエミッタ注入効率の低下が避けられ、
良好なＨＢＴ動作が冥現できる。−万、コレクタの機能
は、ベース層に注入され九キャリアを引き抜くことにめ
る友め、十分な逆耐圧をもてば良く、この之め、ベース
・コレクタ間のｐｎ接合をイオン注入で形成することは
、素子動作上問題は無い。
ピタキシャル映最上層の導伝性（ｐ型）を部分的に反転
させｎｐｎｐ造を形成した部分に製作する。イオン注入
法を用いる九め、素子の高速化に必安なベース領域の高
濃度ドーピング（≧ＩＸ １０” ｏｎ−’ ）が可能
となる。筐た。ＨＢＴＵ一般のエミッタ争アップ型では
なく、コレクタ・アップ型とし、エミッタ・ベース接合
については、エピタキシャル成長時に形成し之ｐｎ接合
をそのまま利用する。し友がって、エミッターベース接
合部へのイオン注入のダメージが少なく、界面でのキャ
リア再結合に＝るエミッタ注入効率の低下が避けられ、
良好なＨＢＴ動作が冥現できる。−万、コレクタの機能
は、ベース層に注入され九キャリアを引き抜くことにめ
る友め、十分な逆耐圧をもてば良く、この之め、ベース
・コレクタ間のｐｎ接合をイオン注入で形成することは
、素子動作上問題は無い。
（ハ）半絶縁性基板を使用するので、素子間分離おＬび
配線が簡便かつ確実に実施できる。同時に、半絶縁性基
板でＬＤとＨＢＴとを電気的に分離するので菓子全体の
容量が低減できるので、素子の高速動作が可能となる。
配線が簡便かつ確実に実施できる。同時に、半絶縁性基
板でＬＤとＨＢＴとを電気的に分離するので菓子全体の
容量が低減できるので、素子の高速動作が可能となる。
次に不発明の実施例を添付図面について説明する０
なお実施？ｌＩｆ′Ｘ、一つの例示でろって、不発明の
精神を逸脱しない範囲で種々の変更あるいに改良を行い
うろことに菖う筐でもない。
精神を逸脱しない範囲で種々の変更あるいに改良を行い
うろことに菖う筐でもない。
（実施例１）
第１図に本発明の第１の実施？ｌＪ ｔ−示す。図の左
側にＬＤ、右側にＨＢＴ素子が設けられている。この実
施例では、材料としてＧａＡａ半絶隊性基板上Ｋ Ｇａ
Ａｓ系材料を使用し友場合金示している。
側にＬＤ、右側にＨＢＴ素子が設けられている。この実
施例では、材料としてＧａＡａ半絶隊性基板上Ｋ Ｇａ
Ａｓ系材料を使用し友場合金示している。
次に、不実施例の楔構造を説明する。１に半絶縁性Ｇａ
Ａｓ基板で、その上の２は）ＩＢＴのエミッタ′厄極を
とるｔめのｎ”−ＧａＡｓ層である。この層は、原理上
は必要でないが、ｎ−ＡｌＧａＡｓ ニジもｎ −Ｇａ
Ａｓの方が良好なオーミック接触を得られる九め、特に
設けｔものである。３は。型ワイドギャップＡｔ、Ｇａ
１−．．Ａｓ （０＜ ｘ ＜ １ ） Ｌりなる第１
の半纏体層で、この部分はＬＤのクラッドｔ−ｓ、−ｘ
びＨＢＴのエミツタ層となる。４はｐ −ＧａＡｓもし
くＨｐ型ナナロウギヤツプＡｔＧａ１−。
Ａｓ基板で、その上の２は）ＩＢＴのエミッタ′厄極を
とるｔめのｎ”−ＧａＡｓ層である。この層は、原理上
は必要でないが、ｎ−ＡｌＧａＡｓ ニジもｎ −Ｇａ
Ａｓの方が良好なオーミック接触を得られる九め、特に
設けｔものである。３は。型ワイドギャップＡｔ、Ｇａ
１−．．Ａｓ （０＜ ｘ ＜ １ ） Ｌりなる第１
の半纏体層で、この部分はＬＤのクラッドｔ−ｓ、−ｘ
びＨＢＴのエミツタ層となる。４はｐ −ＧａＡｓもし
くＨｐ型ナナロウギヤツプＡｔＧａ１−。
ＡｓＣｘ＞ｙ）ニジなる第２の半導体層で％ＬＤの活性
ノーとなる部分であり、同時に、ＨＢＴのベース層とし
ても使用される。ここでｘ＞ｙとするの型、ＡｌＧａＡ
ｓのバンドギャップがＡＬ組成の種別に伴って広くなる
からである。５はｐ型ワイドギャップＡＺＪＧａ １−
Ｊｓニジなる第３の半導体層であジ、ＬＤのクラッド層
お工びＨＢＴのコレクタ層となる部分である。（但し、
ＨＢＴのコレクタとして使用する部分（４と５の境界近
傍まで〕にはイオン注入を行う必要がある。）６はｐ”
−ＧａＡｓキャップ層で、２と同様、原理上は必Ｗｑい
が、低抵抗のオーミック接触ｔ−実現する几め荷に設け
られｔものである。７は素子間分離のための絶縁領域で
ある。８は高キヤリア濃度化したｐ＋狽域で、Ｈ１３Ｔ
の内部ベース抵抗を低減するために設けである。９はＳ
ｔ 、 Ｓなどのｎ型不純物をイオン注入してｎ型に反
転させ次領域で、ＨＢＴのコレクタとなる部分である０ 上記の例のほか、ワイドギヤツブ半導体／ナロウギヤツ
プ半導体の組合せとして、ＩｎＰ／ＩｎＧａＡｓＰ 、
ＡｊＧａＡｓＳｂ ／ Ｇａｒｂ等にも応用すること
が可能である。
ノーとなる部分であり、同時に、ＨＢＴのベース層とし
ても使用される。ここでｘ＞ｙとするの型、ＡｌＧａＡ
ｓのバンドギャップがＡＬ組成の種別に伴って広くなる
からである。５はｐ型ワイドギャップＡＺＪＧａ １−
Ｊｓニジなる第３の半導体層であジ、ＬＤのクラッド層
お工びＨＢＴのコレクタ層となる部分である。（但し、
ＨＢＴのコレクタとして使用する部分（４と５の境界近
傍まで〕にはイオン注入を行う必要がある。）６はｐ”
−ＧａＡｓキャップ層で、２と同様、原理上は必Ｗｑい
が、低抵抗のオーミック接触ｔ−実現する几め荷に設け
られｔものである。７は素子間分離のための絶縁領域で
ある。８は高キヤリア濃度化したｐ＋狽域で、Ｈ１３Ｔ
の内部ベース抵抗を低減するために設けである。９はＳ
ｔ 、 Ｓなどのｎ型不純物をイオン注入してｎ型に反
転させ次領域で、ＨＢＴのコレクタとなる部分である０ 上記の例のほか、ワイドギヤツブ半導体／ナロウギヤツ
プ半導体の組合せとして、ＩｎＰ／ＩｎＧａＡｓＰ 、
ＡｊＧａＡｓＳｂ ／ Ｇａｒｂ等にも応用すること
が可能である。
なお半纏体層３及び５がＩｎＰｂ半導体１−４がＩｎＧ
ａＡｓ ｌ＞るいはＩｎＧａＡｓＰでも工く、半絶縁性
基板ｔ ＧａＡｓの代りにＩｎＰ を用いることもでき
る０ なお図中、ｂ、ｃ、ｅは夫々ＨＢＴのベース。
ａＡｓ ｌ＞るいはＩｎＧａＡｓＰでも工く、半絶縁性
基板ｔ ＧａＡｓの代りにＩｎＰ を用いることもでき
る０ なお図中、ｂ、ｃ、ｅは夫々ＨＢＴのベース。
コレクタ、エミッタ電極、ａ、ｌａ！ハ夫々ＬＤの電極
を示す。
を示す。
次に製造方法について説明する。
まず半絶縁性ＧａＡｓ基板１上にｎ”−ＧａＡｓ層２を
形成する。ついでこの層上にワイドギャップの第１の半
導体１１３のｎ −Ａｔ、Ｇａ１−、Ａｓ （０（ｘ
（１）を形成する。矢にこの層上にナロウギヤツプの第
２の半導体ＩＷＩ ４のｐ −ＧａＡｓ又Ｕ ｐ−Ａｔ
ｙＧａ ｔ−ｙム（ｘ＞ｙ ）を形成する。ついでこの
ノー上にワイドギャップの第３の半導体ノ１１５のｐ
−Ａｔ□Ｇａ１−エＡｓを形成し、ついでこの層上にｐ
”−ＧａＡｓ層６を形成し、多層エピタキシャル慣を形
成する。なお半導体層５と６はエツチングにエフ凸形に
形成される。
形成する。ついでこの層上にワイドギャップの第１の半
導体１１３のｎ −Ａｔ、Ｇａ１−、Ａｓ （０（ｘ
（１）を形成する。矢にこの層上にナロウギヤツプの第
２の半導体ＩＷＩ ４のｐ −ＧａＡｓ又Ｕ ｐ−Ａｔ
ｙＧａ ｔ−ｙム（ｘ＞ｙ ）を形成する。ついでこの
ノー上にワイドギャップの第３の半導体ノ１１５のｐ
−Ａｔ□Ｇａ１−エＡｓを形成し、ついでこの層上にｐ
”−ＧａＡｓ層６を形成し、多層エピタキシャル慣を形
成する。なお半導体層５と６はエツチングにエフ凸形に
形成される。
この多層エピタキシャル膜内の第１の領域内（図の左側
）に、第２の半導体／ｉｍ４’ｅ活性層、第１及び第３
の半導体層３及び５を夫々クラッド層とするダブルヘテ
ロ注入をレーザを構成する０ 上記の多層エビタキ７セル嗅内の第２の領域（図の右’
ＡＡ）において、第３の半纏体層５内にＢｅ 、 Ｚｎ
などのｐ型不純物イオンを注入して高キャリア濃度化し
九ｐ＋狽域８を形成する。不純物＃度は２ Ｘ １０
’／ｃｍ”が適当である。ここで注入はｐ型ベース層４
まで注入し、それ以上は深くならない二うに制御する。
）に、第２の半導体／ｉｍ４’ｅ活性層、第１及び第３
の半導体層３及び５を夫々クラッド層とするダブルヘテ
ロ注入をレーザを構成する０ 上記の多層エビタキ７セル嗅内の第２の領域（図の右’
ＡＡ）において、第３の半纏体層５内にＢｅ 、 Ｚｎ
などのｐ型不純物イオンを注入して高キャリア濃度化し
九ｐ＋狽域８を形成する。不純物＃度は２ Ｘ １０
’／ｃｍ”が適当である。ここで注入はｐ型ベース層４
まで注入し、それ以上は深くならない二うに制御する。
ついで上記の層８のほぼ中央狽域にＳｉ、Ｓなどの不純
物イオンを注入してｎ型に反転させ九領域９を形成し、
半導体Ｎ３をエミッタ、埃域９をコレクタ、半纏体層４
の中で、エミッタとコレクタに挾まれた領域をベースと
するヘテロ接合バイポーラトランジスタ’ｔａｇする。
物イオンを注入してｎ型に反転させ九領域９を形成し、
半導体Ｎ３をエミッタ、埃域９をコレクタ、半纏体層４
の中で、エミッタとコレクタに挾まれた領域をベースと
するヘテロ接合バイポーラトランジスタ’ｔａｇする。
次にＢ、Ｈなどのイオχを注入して素子間分離のための
絶縁領域７を形成し、ＬＤ及びＨＢＴに夫々電極を形成
する。
絶縁領域７を形成し、ＬＤ及びＨＢＴに夫々電極を形成
する。
（実施例２）
第２図は本発明の第２の実施例を示したものである。実
施例１との違いは、）ＩＢＴのベース領域へのｐ型不純
物イオンの注入を省略し、コレクタ部分のみイオン注入
法で形成し交点にあるＯ 図中、１は半絶縁性ＧａＡｓ基板、２ ｎ ｎ”−Ｇａ
Ａｇ層、３はワインギャップの第１の半纏体層のｎ−Ａ
ｔ工Ｇａ１−、Ａｓ ％ ４はナロウギヤツプの第２
の半４俸／Ｉｉ４のｐ−ＧａＡ、ｓ（又ａ ＡＬ、Ｇａ
１−、Ａｇ ）、５はワイドギャップの第３の半纏体層
のＰ −ＡｔｘＧ’１−ｚＡａ、６はｐ”−ＧａＡｓ層
で、半纏体層３，４．５でＬＤを構成する。９はイオン
注入ｎｍ域で、半纏体層３はエミッタ、半纏体層４，５
でベース、ｎ饋域９でコレクタ全形成し、）（ＢＴｋ構
成する０ この構造では、実施例１に比べ、ベース抵抗が高くなる
之め、高速動作には不利であるが、イオン注入の工程が
簡便となつｍので、０ＥＩＣの製作が容易で歩留りが向
上する利点がある。
施例１との違いは、）ＩＢＴのベース領域へのｐ型不純
物イオンの注入を省略し、コレクタ部分のみイオン注入
法で形成し交点にあるＯ 図中、１は半絶縁性ＧａＡｓ基板、２ ｎ ｎ”−Ｇａ
Ａｇ層、３はワインギャップの第１の半纏体層のｎ−Ａ
ｔ工Ｇａ１−、Ａｓ ％ ４はナロウギヤツプの第２
の半４俸／Ｉｉ４のｐ−ＧａＡ、ｓ（又ａ ＡＬ、Ｇａ
１−、Ａｇ ）、５はワイドギャップの第３の半纏体層
のＰ −ＡｔｘＧ’１−ｚＡａ、６はｐ”−ＧａＡｓ層
で、半纏体層３，４．５でＬＤを構成する。９はイオン
注入ｎｍ域で、半纏体層３はエミッタ、半纏体層４，５
でベース、ｎ饋域９でコレクタ全形成し、）（ＢＴｋ構
成する０ この構造では、実施例１に比べ、ベース抵抗が高くなる
之め、高速動作には不利であるが、イオン注入の工程が
簡便となつｍので、０ＥＩＣの製作が容易で歩留りが向
上する利点がある。
（発明の効果）
叙上のように本発明によれば、
（４） ダブルヘテロレーザ用エピタキシャル基板に
。
。
イオン注入法によりＨＢＴ累子を製作することに１って
、高速・高信頼化・高集積化に適した０ＥＩＣの製作を
可能としている。この：うなＯＥ、ＩＣ素子は、光通信
の大谷量化に適し素光送信器として利用できる効果があ
る。
、高速・高信頼化・高集積化に適した０ＥＩＣの製作を
可能としている。この：うなＯＥ、ＩＣ素子は、光通信
の大谷量化に適し素光送信器として利用できる効果があ
る。
（ロ）エピタキシャル膜として、半絶縁性基板上に成長
したｎｐｐ型多ノー膜を使用する。これは、ＬＤＫ適し
次構造であると共に、０ＥＩＣ用のエピタキシャル膜と
しても、きわめて単純で製作の容易なものである。
したｎｐｐ型多ノー膜を使用する。これは、ＬＤＫ適し
次構造であると共に、０ＥＩＣ用のエピタキシャル膜と
しても、きわめて単純で製作の容易なものである。
ＨＨＢＴＫついてに、イオン注入法に工ってエピタキシ
ャル暎最上層の導伝性（ｐ型）を部分的に反転させｎｐ
ｎ構造を形成し皮部分に製作する。イオン注入法を用い
る友め、素子の高速化に必要なベース領域の高濃度ドー
ピング（≧Ｉ ＸＩＯ”ｃｒｎ−” ）が可能となる。
ャル暎最上層の導伝性（ｐ型）を部分的に反転させｎｐ
ｎ構造を形成し皮部分に製作する。イオン注入法を用い
る友め、素子の高速化に必要なベース領域の高濃度ドー
ピング（≧Ｉ ＸＩＯ”ｃｒｎ−” ）が可能となる。
に）半絶縁性基板を使用するので、素子間分離お工び配
線が簡便かつ確実に実施できる。同時に、半絶縁性基板
でＬＤとＨＢＴとを電気的に分離するので素子全体の容
量が低減できるので、素子の高速動作が可能となる。
線が簡便かつ確実に実施できる。同時に、半絶縁性基板
でＬＤとＨＢＴとを電気的に分離するので素子全体の容
量が低減できるので、素子の高速動作が可能となる。
（ホ）以上のことにエフカットオフ周波数をｌ Ｇ Ｈ
ｚ以上高くすることができる。
ｚ以上高くすることができる。
（へ）さらにしきい値電流を約１０ｍＡ程度に低くする
ことができる。
ことができる。
等の効果を有する。
第１図は本発明の第１の実施例の町面図、第２図は不発
明の第２の実施例の断面図、第３図はレーザダイオード
とへテロ接合バイポーラトランジスタをモノリシックに
集積し几従米例で、ジエ・カアツらに１って提案された
ものｔ示す。 ３・・・・・・第１０半導坏層 ４・・・・・・第２の半導体層 ５・・・・・・第３の半導体Ｉ― 特許出願人 日不電信電話株式会社 第１図 第２図 第３図 ｎ−ＡｌｘＧＯ５ｚＡＳ ＋＋
＋２１０°ＧａＡｓ 各ａ −、
，２０；し７７
明の第２の実施例の断面図、第３図はレーザダイオード
とへテロ接合バイポーラトランジスタをモノリシックに
集積し几従米例で、ジエ・カアツらに１って提案された
ものｔ示す。 ３・・・・・・第１０半導坏層 ４・・・・・・第２の半導体層 ５・・・・・・第３の半導体Ｉ― 特許出願人 日不電信電話株式会社 第１図 第２図 第３図 ｎ−ＡｌｘＧＯ５ｚＡＳ ＋＋
＋２１０°ＧａＡｓ 各ａ −、
，２０；し７７
Claims (14)
- （１）半絶縁性基板上に、第１導電型のワイドギャップ
の第１の半導体層、第２導電型のナロウギヤツプの第２
の半導体層、第２導電型のワイドギャップの第３の半導
体層が順次積層された多層エピタキシャル膜内の第１の
領域に、第２の半導体層を活性層、第１及び第３の半導
体層をクラッド層とするダブルヘテロ注入型レーザが構
成され、多層エピタキシヤル膜内の第２の領域に、第１
の半導体層をエミッタ、主として第３の半導体層内に形
成された第１導電型の不純物領域をコレクタ、主として
第２の半導体層内のエミッタとコレクタに挾まれた領域
をベースとするヘテロ接合バイポーラトランジスタが構
成されることを特徴とする光・電子集積回路。 - （２）ベースがコレクタ側に第２導電型の高濃度不純物
領域を有することを特徴とする特許請求の範囲第１項記
載の光・電子集積回路。 - （３）第１導電型がｎ型、第２導電型がｐ型であること
を特徴とする特許請求の範囲第１項記載の光・電子集積
回路。 - （４）第１、第３の半導体層がＡｌＧａＡｓ、第２の半
導体層がＧａＡｓ或いはＡｌＧａＡｓであることを特徴
とする特許請求の範囲第１項記載の光・電子集積回路。 - （５）第２の半導体層がＡｌＧａＡｓで、そのＡｌ組成
が、第１及び第３の半導体層のＡｌ組成より少ないこと
を特徴とする特許請求の範囲第３項記載の光・電子集積
回路。 - （６）第１、第３の半導体層がＩｎＰ、第２の半導体層
がＩｎＧａＡｓ或いはＩｎＧａＡｓＰであることを特徴
とする特許請求の範囲第１項記載の光・電子集積回路。 - （７）半絶縁性基板がＧａＡｓ或いはＩｎＰであること
を特徴とする特許請求の範囲第１項記載の光・電子集積
回路。 - （８）半絶縁性基板上に、第１導電型のワイドギヤツプ
の第１の半導体層、第２導電型のナロウギヤツプの第２
の半導体層、第２導電型のワイドギャップの第３の半導
体層を順次積層して多層エピタキシャル膜を形成し、多
層エピタキシャル膜内の第１の領域に、第２の半導体層
を活性層、第１及び第３の半導体層をクラッド層とする
ダブルヘテロ注入型レーザを構成し、多層エピタキシャ
ル膜内の第２の領域において、第３の半導体層内にイオ
ン注入法を用いて第１導電型の不純物領域を形成し、第
１の半導体層をエミッタ、主として第３の半導体層内に
形成された第１導電型の不純物領域をコレクタ、主とし
て第２の半導体層内のエミッタとコレクタに挾まれた領
域をベースとするヘテロ接合バイポーラトランジスタを
構成することを特徴とする光・電子集積回路の製造方法
。 - （９）ベースがコレクタ側に第２導電型の高濃度不純物
領域を有することを特徴とする特許請求の範囲第８項記
載の光・電子集積回路の製造方法。 - （１０）第１導電型がｎ型、第２導電型がｐ型であるこ
とを特徴とする特許請求の範囲第８項記載の光・電子集
積回路の製造方法。 - （１１）第１、第３の半導体層がＡｌＧａＡｓ、第２の
半導体層がＧａＡｓ或いはＡｌＧａＡｓであることを特
徴とする特許請求の範囲第８項記載の光・電子集積回路
の製造方法。 - （１２）第２の半導体層がＡｌＧａＡｓで、そのＡｌ組
成が、第１及び第３の半導体層のＡｌ組成より少ないこ
とを特徴とする特許請求の範囲第１１項記載の光・電子
集積回路の製造方法。 - （１３）第１、第３の半導体層がＩｎＰ、第２の半導体
層がＩｎＧａＡｓ或いはＩｎＧａＡｓＰであることを特
徴とする特許請求の範囲第８項記載の光・電子集積回路
の製造方法。 - （１４）半絶縁性基板がＧａＡｓ或いはＩｎＰであるこ
とを特徴とする特許請求の範囲第８項記載の光・電子集
積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117478A JPS62274789A (ja) | 1986-05-23 | 1986-05-23 | 光・電子集積回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117478A JPS62274789A (ja) | 1986-05-23 | 1986-05-23 | 光・電子集積回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274789A true JPS62274789A (ja) | 1987-11-28 |
Family
ID=14712691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61117478A Pending JPS62274789A (ja) | 1986-05-23 | 1986-05-23 | 光・電子集積回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274789A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5101246A (en) * | 1988-12-08 | 1992-03-31 | Ricoh Company, Ltd. | Photo-functional device |
| CN105655335A (zh) * | 2016-03-11 | 2016-06-08 | 成都海威华芯科技有限公司 | GaAs微电子集成器件 |
-
1986
- 1986-05-23 JP JP61117478A patent/JPS62274789A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5101246A (en) * | 1988-12-08 | 1992-03-31 | Ricoh Company, Ltd. | Photo-functional device |
| CN105655335A (zh) * | 2016-03-11 | 2016-06-08 | 成都海威华芯科技有限公司 | GaAs微电子集成器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005454B1 (ko) | 화합물반도체장치 | |
| EP0206787A2 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| EP0313749A2 (en) | Heterojunction bipolar transistor | |
| JPH0553317B2 (ja) | ||
| KR930007190B1 (ko) | 화합물 반도체 장치 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| JP2001345328A (ja) | 半導体装置、及び、半導体集積回路 | |
| US4644381A (en) | I2 L heterostructure bipolar transistors and method of making the same | |
| JPS62274789A (ja) | 光・電子集積回路及びその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2527197B2 (ja) | 光集積化素子 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61189663A (ja) | 半導体集積回路及びその製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| KR950013437B1 (ko) | 광전집적회로 장치 및 그 제조방법 | |
| JPS62264660A (ja) | 光・電子集積回路とその製造方法 | |
| JPH02292830A (ja) | 半導体装置およびその製造方法 | |
| JP2006093353A (ja) | 半導体光素子 | |
| KR940010911B1 (ko) | 화합물 반도체장치 및 그 제조방법 | |
| KR0148604B1 (ko) | 이종접합트랜지스터의 제조방법 | |
| JPS61191090A (ja) | 光集積回路およびその製造方法 |