JPS6227543B2 - - Google Patents
Info
- Publication number
- JPS6227543B2 JPS6227543B2 JP9453786A JP9453786A JPS6227543B2 JP S6227543 B2 JPS6227543 B2 JP S6227543B2 JP 9453786 A JP9453786 A JP 9453786A JP 9453786 A JP9453786 A JP 9453786A JP S6227543 B2 JPS6227543 B2 JP S6227543B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- single crystal
- silicon island
- island
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、複数の単結晶シリコン島領域を相互
に絶縁分離し、多結晶シリコンで支持固定した誘
電体分離基板に、複数の機能素子を高集積化した
半導体装置に係り、特に広散パターンが単結晶シ
リコン島領域からはみ出して形成された構造の半
導体装置において、機能素子からの引出し配線の
段切れを防止するようにした集積半導体装置に関
する。
に絶縁分離し、多結晶シリコンで支持固定した誘
電体分離基板に、複数の機能素子を高集積化した
半導体装置に係り、特に広散パターンが単結晶シ
リコン島領域からはみ出して形成された構造の半
導体装置において、機能素子からの引出し配線の
段切れを防止するようにした集積半導体装置に関
する。
誘電体分離法は、SiO2膜等の誘電体膜で機能
素子間を絶縁分離する方法で、一般に広く用いら
れているpn接合分離に比べ、製造プロセスの煩
雑さや高集積化の困難さがあり、製造コストが高
い欠点もあるが、寄生容量や絶縁耐圧の点で理想
的な分離特性が得られる。このため、特に高耐
圧、交流回路のIC等に適用するには最も優れた
分離方法である。
素子間を絶縁分離する方法で、一般に広く用いら
れているpn接合分離に比べ、製造プロセスの煩
雑さや高集積化の困難さがあり、製造コストが高
い欠点もあるが、寄生容量や絶縁耐圧の点で理想
的な分離特性が得られる。このため、特に高耐
圧、交流回路のIC等に適用するには最も優れた
分離方法である。
従来の誘導体分離基板を用いた集積半導体装置
について、第１図およびその拡大断面図である第
２図によつて説明し、従来技術の問題点を述べ
る。
について、第１図およびその拡大断面図である第
２図によつて説明し、従来技術の問題点を述べ
る。
誘電体分離基板１には、互にSiO2膜３で分離
された複数の単結晶シリコン島２が構成されてお
り、全体は多結晶シリコン５で支持固定されてい
る。これらの単結晶シリコン島２には、所定のパ
ターンをもつて、所定の不純物を拡散することに
より望むところの機能素子が形成される。
された複数の単結晶シリコン島２が構成されてお
り、全体は多結晶シリコン５で支持固定されてい
る。これらの単結晶シリコン島２には、所定のパ
ターンをもつて、所定の不純物を拡散することに
より望むところの機能素子が形成される。
誘電体分離法を採用した場合は、その構造上あ
まり集積度を高くできないが、安価な半導体装置
を得るには小さい単結晶シリコン島２内に機能素
子を構成することが望まれる。
まり集積度を高くできないが、安価な半導体装置
を得るには小さい単結晶シリコン島２内に機能素
子を構成することが望まれる。
誘電体分離基板１の分離溝４は、面方位100の
ｎ形シリコンウエハを異方性エツチングして形成
されるが、高い寸法精度を得るのは困難である。
特に縦方向に厚い単結晶シリコン島２を得るには
分離溝４を深く形成しなければならないので、寸
法精度は悪くなる。
ｎ形シリコンウエハを異方性エツチングして形成
されるが、高い寸法精度を得るのは困難である。
特に縦方向に厚い単結晶シリコン島２を得るには
分離溝４を深く形成しなければならないので、寸
法精度は悪くなる。
また、誘電体分離基板１は、単結晶シリコンの
主表面側を研磨あるいはエツチングで、個々の単
結晶シリコン島２に分離して形成するか、ウエハ
の彎曲や研磨精度の不安定性から寸法精度が著し
く悪く、ウエハ内の均一性や再現性も低い。その
うえ、誘導体分離基板１と拡散パターン（n+拡
散パターン８やｐ拡散パターン９など）の位置合
せは、分離溝４と同時に形成され、かつ研磨後主
表面に現われる合わせマーク（図示せず）を用い
て行われるので、５〜10μｍの合わせずれが生じ
ることが多い。
主表面側を研磨あるいはエツチングで、個々の単
結晶シリコン島２に分離して形成するか、ウエハ
の彎曲や研磨精度の不安定性から寸法精度が著し
く悪く、ウエハ内の均一性や再現性も低い。その
うえ、誘導体分離基板１と拡散パターン（n+拡
散パターン８やｐ拡散パターン９など）の位置合
せは、分離溝４と同時に形成され、かつ研磨後主
表面に現われる合わせマーク（図示せず）を用い
て行われるので、５〜10μｍの合わせずれが生じ
ることが多い。
一方、高い集積度を得るには機能素子を単結晶
シリコン島２の島壁に接近して形成することが必
要になる。従つて、拡散パターンが島壁に接近す
る設計になる。このため、誘電体分離基板１に寸
法精度がないと、単結晶シリコン島２から拡散パ
ターンがはみ出すことがある。拡散パターンが単
結晶シリコン島領域２からはみ出ると、素子表面
のパツシベーシヨン用SiO2膜６に拡散窓をエツ
チングで開孔するとき、同時に分離用のSiO2膜
３がエツチングされ、エツチ溝１２を生ずる。
シリコン島２の島壁に接近して形成することが必
要になる。従つて、拡散パターンが島壁に接近す
る設計になる。このため、誘電体分離基板１に寸
法精度がないと、単結晶シリコン島２から拡散パ
ターンがはみ出すことがある。拡散パターンが単
結晶シリコン島領域２からはみ出ると、素子表面
のパツシベーシヨン用SiO2膜６に拡散窓をエツ
チングで開孔するとき、同時に分離用のSiO2膜
３がエツチングされ、エツチ溝１２を生ずる。
分離用SiO2膜３はウエハの主表面から内部に
向つて約53度の傾斜で縦方向に構成されており、
一度エツチングされるとその後の酸化でも縦方向
にほとんど成長しない。従つて、この部分はエツ
チングされたままの状態で残り、逆に拡散窓部に
はSiO2膜が成長する。このため、エツチ溝１２
は一層深くなる。また、エツチ溝１２の深さはエ
ツチング時のオーバエツチングやパターンのはみ
出しが繰返されるとさらに増大する。
向つて約53度の傾斜で縦方向に構成されており、
一度エツチングされるとその後の酸化でも縦方向
にほとんど成長しない。従つて、この部分はエツ
チングされたままの状態で残り、逆に拡散窓部に
はSiO2膜が成長する。このため、エツチ溝１２
は一層深くなる。また、エツチ溝１２の深さはエ
ツチング時のオーバエツチングやパターンのはみ
出しが繰返されるとさらに増大する。
近年、逆耐圧の高い素子が要求され、パツシベ
ーシヨン膜の膜厚がより厚くなる傾向にあり、こ
れに伴つてエツチ溝１２よりも深くなる傾向にあ
る。この結果、機能素子のコンタクト窓１０から
の取出し用Al配線１１（平面図ではハツチング
を付けて示している。）がこのエツチ溝部上で断
線するいわゆる段切れ事故が生ずるようになつ
た。
ーシヨン膜の膜厚がより厚くなる傾向にあり、こ
れに伴つてエツチ溝１２よりも深くなる傾向にあ
る。この結果、機能素子のコンタクト窓１０から
の取出し用Al配線１１（平面図ではハツチング
を付けて示している。）がこのエツチ溝部上で断
線するいわゆる段切れ事故が生ずるようになつ
た。
一般に段差部における平坦化技術には、PSG膜
のガラスフローやスピンオンガラス等が適用され
ている。第１，２図の７は段差緩和用パターンで
ある。この平坦化技術は、IC等の浅い段差であ
れば効果はきわめて大きいが、深くて幅の狭いエ
ツチ溝部１２は、上記した平坦化技術の適用では
容易に改善できない。
のガラスフローやスピンオンガラス等が適用され
ている。第１，２図の７は段差緩和用パターンで
ある。この平坦化技術は、IC等の浅い段差であ
れば効果はきわめて大きいが、深くて幅の狭いエ
ツチ溝部１２は、上記した平坦化技術の適用では
容易に改善できない。
段差部の発生を避けるために、単結晶シリコン
島外にはみ出さないように機能素子を配置しよう
とすれば、かなり大きい寸法の余裕度を見込んで
設計しなければならず、集積度が著しく悪くな
る。
島外にはみ出さないように機能素子を配置しよう
とすれば、かなり大きい寸法の余裕度を見込んで
設計しなければならず、集積度が著しく悪くな
る。
本発明の目的は、上記した欠点を改善し、配線
の段切れを防止した集積半導体装置を提供するこ
とにある。
の段切れを防止した集積半導体装置を提供するこ
とにある。
本発明は、機能素子からの取り出し配線の断線
が拡散パターンのはみ出しで生じるエツチ溝にお
ける段切れに起因することを確認し、この段切れ
を解消する手段を提供するものである。
が拡散パターンのはみ出しで生じるエツチ溝にお
ける段切れに起因することを確認し、この段切れ
を解消する手段を提供するものである。
段切れ解消の本発明手段は、機能素子のコンタ
クト部からのAl配線がエツチ溝を横切らないよ
うに（例えば、これと平行に）引出し、エツチ溝
のない位置で単結晶シリコン島から外部に引出す
ことである。
クト部からのAl配線がエツチ溝を横切らないよ
うに（例えば、これと平行に）引出し、エツチ溝
のない位置で単結晶シリコン島から外部に引出す
ことである。
以下、本発明を、図面を参照して詳細に説明す
る。
る。
次に本発明の一実施例について第３図によつて
説明する。Al配線１１を形成する前の工程まで
は従来の製造プロセスと同じである。機能素子か
らの取出しAl配線１１は、単結晶シリコン島２
の島壁に沿つて横方向に引出され、拡散パターン
７，８，９の島外へのはみ出しのない位置で単結
晶シリコン島２から外部に引出される。この実施
例では、Al配線１１がエツチ溝を横断しないの
で配線１１の段切れによる断線は起らない。しか
し、この実施例では取出し配線を最短距離で引出
すことができないため配線の余裕度は幾分劣る。
説明する。Al配線１１を形成する前の工程まで
は従来の製造プロセスと同じである。機能素子か
らの取出しAl配線１１は、単結晶シリコン島２
の島壁に沿つて横方向に引出され、拡散パターン
７，８，９の島外へのはみ出しのない位置で単結
晶シリコン島２から外部に引出される。この実施
例では、Al配線１１がエツチ溝を横断しないの
で配線１１の段切れによる断線は起らない。しか
し、この実施例では取出し配線を最短距離で引出
すことができないため配線の余裕度は幾分劣る。
以上のように本発明によれば、誘電体分離基板
に高密度に機能素子を配置し、単結晶シリコン島
領域から拡散パターンのはみ出しがある高集積半
導体装置において、機能素子からの取出し配線に
段切れによる断線のない集積半導体装置が得られ
る。
に高密度に機能素子を配置し、単結晶シリコン島
領域から拡散パターンのはみ出しがある高集積半
導体装置において、機能素子からの取出し配線に
段切れによる断線のない集積半導体装置が得られ
る。
第１図ａは従来の集積半導体装置の平面図、同
図ｂはその等価回路図、第２図は第１図の−
切断線に沿つた部分拡大縦断面図、第３図は本発
明の実施例の平面図である。 １……誘電体分離基板、２……単結晶シリコン
島領域、３……分離用SiO2膜、７……段差緩和
用パターン、８……n+拡散パターン、９……ｐ
拡散パターン、１１……Al配線、１２……エツ
チ溝。
図ｂはその等価回路図、第２図は第１図の−
切断線に沿つた部分拡大縦断面図、第３図は本発
明の実施例の平面図である。 １……誘電体分離基板、２……単結晶シリコン
島領域、３……分離用SiO2膜、７……段差緩和
用パターン、８……n+拡散パターン、９……ｐ
拡散パターン、１１……Al配線、１２……エツ
チ溝。
Claims (1)
- １ 多結晶シリコン支持体に誘電体膜の島壁を介
して設けられた複数の単結晶シリコン島領域の主
表面に、回路を構成する機能素子の拡散パターン
がその一部を単結晶シリコン島領域からはみ出し
て形成されたものにおいて、機能素子の取出し配
線が拡散パターンの島壁を越えている部分から離
れた個所によつて単結晶シリコン島領域からその
外部に引出されたことを特徴とする集積半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9453786A JPS61234054A (ja) | 1986-04-25 | 1986-04-25 | 集積半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9453786A JPS61234054A (ja) | 1986-04-25 | 1986-04-25 | 集積半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13002679A Division JPS5655061A (en) | 1979-10-11 | 1979-10-11 | Integrated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234054A JPS61234054A (ja) | 1986-10-18 |
| JPS6227543B2 true JPS6227543B2 (ja) | 1987-06-15 |
Family
ID=14113068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9453786A Granted JPS61234054A (ja) | 1986-04-25 | 1986-04-25 | 集積半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234054A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3124085B2 (ja) * | 1991-12-02 | 2001-01-15 | 沖電気工業株式会社 | 半導体装置 |
-
1986
- 1986-04-25 JP JP9453786A patent/JPS61234054A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61234054A (ja) | 1986-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857477A (en) | Process for fabricating a semiconductor device | |
| US4339767A (en) | High performance PNP and NPN transistor structure | |
| US4378630A (en) | Process for fabricating a high performance PNP and NPN structure | |
| US5397731A (en) | Method of manufacturing semiconductor integrated circuit device | |
| EP0735580A1 (en) | Process for realizing trench isolation structures | |
| US6046477A (en) | Dense SOI programmable logic array structure | |
| US4389294A (en) | Method for avoiding residue on a vertical walled mesa | |
| US4290831A (en) | Method of fabricating surface contacts for buried layer into dielectric isolated islands | |
| US5135884A (en) | Method of producing isoplanar isolated active regions | |
| JPS5958838A (ja) | 半導体装置 | |
| EP0140749B1 (en) | Method for producing a complementary semiconductor device with a dielectric isolation structure | |
| JPS6227543B2 (ja) | ||
| JPS6228582B2 (ja) | ||
| JPS6148261B2 (ja) | ||
| EP0019456A1 (en) | Semiconductor devices and method for producing the same | |
| JP3146582B2 (ja) | Ｓｏｉ構造の縦型バイポーラトランジスタとその製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS6155253B2 (ja) | ||
| JPS62130537A (ja) | 集積回路の素子間分離方法 | |
| KR100204418B1 (ko) | 반도체 소자 분리방법 | |
| KR950005273B1 (ko) | 반도체장치의 제조방법 | |
| KR0170212B1 (ko) | 반도체장치의 소자분리방법 및 이에 의해 제조된 소자분리구조 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6352466B2 (ja) | ||
| JPS6025247A (ja) | 半導体装置の製造方法 |