JPS62276832A - 被膜形成方法およびそれを用いた半導体装置の製造方法 - Google Patents
被膜形成方法およびそれを用いた半導体装置の製造方法Info
- Publication number
- JPS62276832A JPS62276832A JP11922386A JP11922386A JPS62276832A JP S62276832 A JPS62276832 A JP S62276832A JP 11922386 A JP11922386 A JP 11922386A JP 11922386 A JP11922386 A JP 11922386A JP S62276832 A JPS62276832 A JP S62276832A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- nitrogen
- manufacturing
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、被膜形成、特に半導体ウェハ表面上への被膜
形成に適用して有効な技術に関する。
形成に適用して有効な技術に関する。
物質の表面に種々の被膜を形成することは一般に行われ
ている。その被膜の一つに、窒化アルミニウム（ＡＡＮ
）（以下単にＡＩＮともいう）からなるものがある。こ
のＡ１Ｎ膜は、ガリウム・ヒ素半導体基板（以下単にＧ
ａＡｓともいう）に不純物イオンを打ち込んだ後に行う
活性化のためのアニール時におけるキャップ膜として有
効であり、その、ＩＮ膜については、日経マグロウヒル
社発行、「日経エレクトロニクスＪ １９８２年１１月
８日号、２１１８に説明がある。
ている。その被膜の一つに、窒化アルミニウム（ＡＡＮ
）（以下単にＡＩＮともいう）からなるものがある。こ
のＡ１Ｎ膜は、ガリウム・ヒ素半導体基板（以下単にＧ
ａＡｓともいう）に不純物イオンを打ち込んだ後に行う
活性化のためのアニール時におけるキャップ膜として有
効であり、その、ＩＮ膜については、日経マグロウヒル
社発行、「日経エレクトロニクスＪ １９８２年１１月
８日号、２１１８に説明がある。
その概要は、ＧａＡｓ表面に形成されたＡｌＮは熱膨張
係数が６．３ Ｘ １０−６／℃で、ＧａＡｓのそれ（
６，９Ｘ Ｉ Ｏ−６／℃）に極めて近いため、１００
０℃の高温でアニールしても、ブラックが入ったり剥が
れたすせずキャップ膜として優れている。
係数が６．３ Ｘ １０−６／℃で、ＧａＡｓのそれ（
６，９Ｘ Ｉ Ｏ−６／℃）に極めて近いため、１００
０℃の高温でアニールしても、ブラックが入ったり剥が
れたすせずキャップ膜として優れている。
ところが、上記ＡＩＮ膜は、通常その形成時に反応を促
進するために電界の形で反応ガス粒子に印加されるエネ
ルギーが大きい、いわゆる反応性スパッタ法で被着形成
されるため、Ａｌ２Ｎ膜形成時にＧ’ａＡｓ表面にダメ
ージを与えることがあり、それ故に半導体装置の信頬性
上問題があることが本発明者により見い出された。
進するために電界の形で反応ガス粒子に印加されるエネ
ルギーが大きい、いわゆる反応性スパッタ法で被着形成
されるため、Ａｌ２Ｎ膜形成時にＧ’ａＡｓ表面にダメ
ージを与えることがあり、それ故に半導体装置の信頬性
上問題があることが本発明者により見い出された。
本発明の目的は、ＧａＡｓ等の被処理物表面にダメージ
を与えることなく、ＡＩＮ、膜を被着形成する技術を提
供することにある。
を与えることなく、ＡＩＮ、膜を被着形成する技術を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すな°わち、含窒素有機アルミニウム化合物を熱分解し
、被処理物表面にＡＩＮ膜の被着形成を行うものである
。
、被処理物表面にＡＩＮ膜の被着形成を行うものである
。
上記した手段によれば、含窒素有機アルミニウム化合物
が、容易に熱分解してＡｌＮを生成する性質があるため
、上記目的が達成されるものである。
が、容易に熱分解してＡｌＮを生成する性質があるため
、上記目的が達成されるものである。
第１図は被膜形成工程を示す概略説明図であり、第２図
（ＡｌＮ（ｊｌは本発明による一実施例である半導体装
置の製造方法の工程を示す概略部分断面図である。
（ＡｌＮ（ｊｌは本発明による一実施例である半導体装
置の製造方法の工程を示す概略部分断面図である。
本実施例は、ＧａＡｓ半導体（または半絶縁性）基板に
、いわゆるＭ Ｅ Ｓ Ｆ Ｅ Ｔ （Ｍｅｔａｌ Ｓ
ｅｍ１ｃ。
、いわゆるＭ Ｅ Ｓ Ｆ Ｅ Ｔ （Ｍｅｔａｌ Ｓ
ｅｍ１ｃ。
ｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎ
ｓｉｓｔｏｒ）を形成する方法を示すものである。
ｓｉｓｔｏｒ）を形成する方法を示すものである。
第２図（８１はＧａＡｓ半導体基板１の主面上全体にＡ
１Ｎ膜２を本発明にしたがってＣＶＤまたは熱分解によ
り被着した工程を示すものである。ＡＩＮ膜の形成方法
の詳細については、後述する。
１Ｎ膜２を本発明にしたがってＣＶＤまたは熱分解によ
り被着した工程を示すものである。ＡＩＮ膜の形成方法
の詳細については、後述する。
次いで、第２図（ｂ）のように上記ＡＥＮ膜２上にレジ
スト膜３を被着し、所定のレジストパターンを形成し、
酸レジスト膜３をマスクとして上記入βＮ膜２を通して
シリコンイオン（Ｓビ）を打ち込む。この時、ＡＩＮ膜
２はＧａＡｓ内部に不純物の混入やその表面にダメージ
が生じることを防止する等のための保護膜として機能し
ている。また、イオンの打ち込み深さを調節する機能も
果たしている。一方、シリコンイオンの衝突（Ｋｎｏｃ
ｋｏｎ）によってＡ２またはＮがＧａＡｓ内に達しても
不純物として働くことがない。
スト膜３を被着し、所定のレジストパターンを形成し、
酸レジスト膜３をマスクとして上記入βＮ膜２を通して
シリコンイオン（Ｓビ）を打ち込む。この時、ＡＩＮ膜
２はＧａＡｓ内部に不純物の混入やその表面にダメージ
が生じることを防止する等のための保護膜として機能し
ている。また、イオンの打ち込み深さを調節する機能も
果たしている。一方、シリコンイオンの衝突（Ｋｎｏｃ
ｋｏｎ）によってＡ２またはＮがＧａＡｓ内に達しても
不純物として働くことがない。
続いて、上記レジスト膜３を除去した後、活性化のため
のアニールを約８００℃で所定時間行い、第２図（Ｃ１
のようにＮ型半導体領域４を形成する。
のアニールを約８００℃で所定時間行い、第２図（Ｃ１
のようにＮ型半導体領域４を形成する。
領域４の不純物濃度は、領域４（または９）と後述する
ゲート電極５との間にショットキバリアが形成されるよ
うな濃度とされる。その際、ＡＩＮ膜２は高温加熱され
たＧａＡｓ１から主にその成分であるヒ素（Ａｓ）が外
方拡散することを防止する保護膜として機能している。
ゲート電極５との間にショットキバリアが形成されるよ
うな濃度とされる。その際、ＡＩＮ膜２は高温加熱され
たＧａＡｓ１から主にその成分であるヒ素（Ａｓ）が外
方拡散することを防止する保護膜として機能している。
Ｎ型領域４を形成した後、上記ＡＺＮ膜２を全て除去し
、第２図ｔｄｌのように露出されたＮ型領域４の基板表
面にタングステンシリサイド（ＷＳｉＸ）からなるショ
ットキー電極からなるゲート電極５を被着形成する。こ
のゲート電極５は、ＧａＡｓ１の全面に、ＣＶＤにより
タングステンシリサイド膜（図示せず）を被着した後、
酸膜を所定形状にエツチングして形成される。
、第２図ｔｄｌのように露出されたＮ型領域４の基板表
面にタングステンシリサイド（ＷＳｉＸ）からなるショ
ットキー電極からなるゲート電極５を被着形成する。こ
のゲート電極５は、ＧａＡｓ１の全面に、ＣＶＤにより
タングステンシリサイド膜（図示せず）を被着した後、
酸膜を所定形状にエツチングして形成される。
ゲート電極５を形成した後、第２図＋ｅｌに示すように
再び全体にＣＶＤまたは熱分解によりＡｌＮ膜６を被着
し、その表面に同図（ｆｌに示すようなパターンのレジ
スト膜７を形成し、Ｎ型領域４形成のだめのイオン打ち
込みよりも高いドーズ量、高い打ち込みエネルギーでシ
リコンイオンの打ち込みを行う。これにより、基板内に
シリコンイオン打ち込みＮ８ ａが形成される。
再び全体にＣＶＤまたは熱分解によりＡｌＮ膜６を被着
し、その表面に同図（ｆｌに示すようなパターンのレジ
スト膜７を形成し、Ｎ型領域４形成のだめのイオン打ち
込みよりも高いドーズ量、高い打ち込みエネルギーでシ
リコンイオンの打ち込みを行う。これにより、基板内に
シリコンイオン打ち込みＮ８ ａが形成される。
次ニ、レジスト膜７の除去後、第２図（幻に示すように
ＡｆＮ膜６の上に二酸化ケイ素（ＳｉＯｚ）膜１０をＣ
ＶＤにより全面被着する。Ｖｔいて、上記二酸化ケイ素
膜１０をフッ素系のガス（たとえばＣＦ４）を用いて異
方性エツチング（反応性イオンエツチング）を行い、第
２図（ｈｌに示すようなゲート電極５の段差部の、ＩＮ
膜６に二酸化ケイ素からなる段差被覆部（サイドウオー
ルスペーサ）１０ａを形成する。さらに、同図に示すよ
うに所定パターンのレジスト１１！１１をＡｌ２Ｎ膜６
上に被着形成した後、領域８形成のためのイオン打ち込
みより高い不純物濃度、高いエネルギーでさらにシリコ
ンイオンを打ち込む。これにより、シリコンイオン打ち
込み層１２ａが形成される。次いで、レジスト膜１１を
除去し、所定条件下でアニールを行いＮ゛型型半導体境
域８Ｎ”型半導体領域からなるソースおよびドレイン１
２を形成する（アニール工程は図示せず）。その結果、
第２図（ｊ）に示すような、いわゆるＬ Ｄ Ｄ （Ｌ
ｉｇｈｔｌｙ Ｄ。
ＡｆＮ膜６の上に二酸化ケイ素（ＳｉＯｚ）膜１０をＣ
ＶＤにより全面被着する。Ｖｔいて、上記二酸化ケイ素
膜１０をフッ素系のガス（たとえばＣＦ４）を用いて異
方性エツチング（反応性イオンエツチング）を行い、第
２図（ｈｌに示すようなゲート電極５の段差部の、ＩＮ
膜６に二酸化ケイ素からなる段差被覆部（サイドウオー
ルスペーサ）１０ａを形成する。さらに、同図に示すよ
うに所定パターンのレジスト１１！１１をＡｌ２Ｎ膜６
上に被着形成した後、領域８形成のためのイオン打ち込
みより高い不純物濃度、高いエネルギーでさらにシリコ
ンイオンを打ち込む。これにより、シリコンイオン打ち
込み層１２ａが形成される。次いで、レジスト膜１１を
除去し、所定条件下でアニールを行いＮ゛型型半導体境
域８Ｎ”型半導体領域からなるソースおよびドレイン１
２を形成する（アニール工程は図示せず）。その結果、
第２図（ｊ）に示すような、いわゆるＬ Ｄ Ｄ （Ｌ
ｉｇｈｔｌｙ Ｄ。
ｐｅｄ Ｄｒａｉｎ）構造のＭＥＳＦＥＴが形成される
。また、領域４はゲート電極５下にチャネル領域９とし
て残される。高濃度領域１２とゲートを極５とを離して
いるので、ゲートとドレイン間の降伏電圧を大きくする
ことができる。
。また、領域４はゲート電極５下にチャネル領域９とし
て残される。高濃度領域１２とゲートを極５とを離して
いるので、ゲートとドレイン間の降伏電圧を大きくする
ことができる。
なお、上記第２図ωには、同図［ｈ）に示されているＡ
ＩＮ膜６および段差被覆部１０ａを上記アニール工程の
後に全て除去し、新たに窒化ケイ素（Ｓｉ３Ｎイ）から
なる絶縁膜１４をＣＶＤにより全体に被着したものが示
しである。
ＩＮ膜６および段差被覆部１０ａを上記アニール工程の
後に全て除去し、新たに窒化ケイ素（Ｓｉ３Ｎイ）から
なる絶縁膜１４をＣＶＤにより全体に被着したものが示
しである。
上記絶縁膜１４を被着した後、ソースおよびドレイン１
２との電気的接続を行うための開口部１４ａと、ゲート
電極５との導通をとるための開口部１４ｂを、上記絶縁
膜１４に形成する。そして、上記開口部１４ａについて
は、第２図（Ｊｌに示すように、核部に露出されている
基板表面に、常法に従い金−ゲルマニウム（Ａｕ−Ｇｅ
）合金、タングステン（Ｗ）、ニンケル（Ｎ１）および
金（ＡＵ）を順次蒸着（図示せず）してオーミック電極
１５を形成する。その後、上記オーミック電極１５およ
びゲート電極５等を、その上に被着形成した所定形状の
金等からなる配線層（図示せず）介して電気的に接続し
、その地金法に従うことにより上記ＭＥＳＦＥＴが形成
された半導体装置を製造することができる。
２との電気的接続を行うための開口部１４ａと、ゲート
電極５との導通をとるための開口部１４ｂを、上記絶縁
膜１４に形成する。そして、上記開口部１４ａについて
は、第２図（Ｊｌに示すように、核部に露出されている
基板表面に、常法に従い金−ゲルマニウム（Ａｕ−Ｇｅ
）合金、タングステン（Ｗ）、ニンケル（Ｎ１）および
金（ＡＵ）を順次蒸着（図示せず）してオーミック電極
１５を形成する。その後、上記オーミック電極１５およ
びゲート電極５等を、その上に被着形成した所定形状の
金等からなる配線層（図示せず）介して電気的に接続し
、その地金法に従うことにより上記ＭＥＳＦＥＴが形成
された半導体装置を製造することができる。
次に、上記製造工程において保護膜として用いたＡｌＮ
膜２および６の形成方法を説明する。
膜２および６の形成方法を説明する。
まず、第１図に示すように、反応炉の反応室１６内の所
定位置に所望工程におけるＱａＡ、ｓからなるウェハ１
７を石英からなる治具１８に装着して位置せしめる。上
記ウェハ１７を炉外のヒータ（抵抗加熱手段）Ｈにより
所望温度（後述する）に加熱した状態で、図中左方向か
らソースガスＳｌとして含窒素有機金属化合物であるジ
エチルアミノジエチルアルミニウム（ＥｔｚＡβＮＥｔ
りの蒸気を、たとえば窒素（Ｎ２）をキャリアガスＳ２
として供給する。バルブＢｌおよびＢ２の調整により、
ジエチルアミノジエチルアルミニウムの蒸気をたとえば
１〜３体積％の割合とする。ここで、Ｅｔはエチル基（
Ｃ２Ｈｓ−）である。
定位置に所望工程におけるＱａＡ、ｓからなるウェハ１
７を石英からなる治具１８に装着して位置せしめる。上
記ウェハ１７を炉外のヒータ（抵抗加熱手段）Ｈにより
所望温度（後述する）に加熱した状態で、図中左方向か
らソースガスＳｌとして含窒素有機金属化合物であるジ
エチルアミノジエチルアルミニウム（ＥｔｚＡβＮＥｔ
りの蒸気を、たとえば窒素（Ｎ２）をキャリアガスＳ２
として供給する。バルブＢｌおよびＢ２の調整により、
ジエチルアミノジエチルアルミニウムの蒸気をたとえば
１〜３体積％の割合とする。ここで、Ｅｔはエチル基（
Ｃ２Ｈｓ−）である。
上記のようにＥＬ、ＡｌＮＥｔｚの蒸気を流し所定温度
以上に加熱されているウェハ１７に接触させると、該Ｅ
ｔ ｚ Ａ Ｉ Ｎ Ｅ ｔ ｚは該ウェハ表面で熱
分解を起こし、該表面に窒化アルミニウム（Ａ／Ｎ）を
生成堆積する。このように、本実施例の方法によれば、
上Ｓ己つユハ１７がたとえば約４００℃の低温の場合で
あっても容易に前記ＡｌＮ膜２または６を形成すること
ができるものである。加熱温度は、ＧａＡｓ基板からの
八Ｓの拡散を考え、約６００℃以下が望ましい。
以上に加熱されているウェハ１７に接触させると、該Ｅ
ｔ ｚ Ａ Ｉ Ｎ Ｅ ｔ ｚは該ウェハ表面で熱
分解を起こし、該表面に窒化アルミニウム（Ａ／Ｎ）を
生成堆積する。このように、本実施例の方法によれば、
上Ｓ己つユハ１７がたとえば約４００℃の低温の場合で
あっても容易に前記ＡｌＮ膜２または６を形成すること
ができるものである。加熱温度は、ＧａＡｓ基板からの
八Ｓの拡散を考え、約６００℃以下が望ましい。
なお、上記ＥｔｚＡｉ！ＮＥｔｚが熱分解する場合、エ
チレンおよび水素等の気体物質が副生ずるが、これら副
生物はバルブＢ３を通してロータリーポンプＲＰにより
糸外に除去（排気）される。ロータリーポンプＲＰによ
り、反応中およびその前後は、反応室１６内の圧力は常
圧〜Ｉ Ｔｏｒｒの範囲、たとえば１０Ｔｏｒｒ程度の
圧力とされる。
チレンおよび水素等の気体物質が副生ずるが、これら副
生物はバルブＢ３を通してロータリーポンプＲＰにより
糸外に除去（排気）される。ロータリーポンプＲＰによ
り、反応中およびその前後は、反応室１６内の圧力は常
圧〜Ｉ Ｔｏｒｒの範囲、たとえば１０Ｔｏｒｒ程度の
圧力とされる。
このように、本実施例によれば以下の効果を得ることが
できる。
できる。
（１）、所定温度に加熱されたＧａＡｓからなるウェハ
１７にＥｔ２，１ＮＥｔ、の蒸気を接触させることによ
り、その熱分解反応を利用して、該ウェハ１７の表面に
容易にＡｅＮ膜２または６を被着形成することができる
。
１７にＥｔ２，１ＮＥｔ、の蒸気を接触させることによ
り、その熱分解反応を利用して、該ウェハ１７の表面に
容易にＡｅＮ膜２または６を被着形成することができる
。
（２）、上記Ａ１Ｎ膜の形成をＧａＡｓの分解温度以下
、たとえば５００℃以下でも容易に行うことができるの
で、高温加熱が原因であるＧａＡｓの結晶欠陥を誘発さ
せることなくＡＩＮ膜２または６を形成することができ
る。
、たとえば５００℃以下でも容易に行うことができるの
で、高温加熱が原因であるＧａＡｓの結晶欠陥を誘発さ
せることなくＡＩＮ膜２または６を形成することができ
る。
（３）、前記（２）により、ＧａＡｓに結晶欠陥を生じ
させることなく、不純物イオン打ち込み用または活性化
アニール用の保護膜としてＡ１Ｎ膜２または６を形成で
きるので、信顧性の高いＧａＡＳ半導体装置を製造でき
る。
させることなく、不純物イオン打ち込み用または活性化
アニール用の保護膜としてＡ１Ｎ膜２または６を形成で
きるので、信顧性の高いＧａＡＳ半導体装置を製造でき
る。
（４１，ＡＪＮ膜２または６を保護膜としてＧａＡｓに
ＭＥＳＦＥＴを形成することにより、チャネル領域に結
晶欠陥が生じることを防止できるので、相互コンダクタ
ンス：ｈの高いＭＥＳＦＥＴを形成できる。また、ＭＥ
ＳＦＥＴのしきい値電圧を安定にでき、もれ電流を低減
することができる。
ＭＥＳＦＥＴを形成することにより、チャネル領域に結
晶欠陥が生じることを防止できるので、相互コンダクタ
ンス：ｈの高いＭＥＳＦＥＴを形成できる。また、ＭＥ
ＳＦＥＴのしきい値電圧を安定にでき、もれ電流を低減
することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、ＡＩＮ膜の形成原料である含窒素有機金属化
合物としては、Ｅ ｔ ２ Ａ Ｉ Ｎ Ｅ Ｃｚにつ
いてのみ説明したが、これに限るものでないことはいう
までもない。ＡＩまたはＮに結合する置換基としては、
アルキル基であればメチル基（ＣＨ３−）はもとより、
プロピル基（ＣｉＨｔ ）またはブチル基ＣＣａＨｑ
）等、並びにそれらの分岐した構造からなるイソプ
ロピル基、イソブチル基、ターシャルブチル基等の通常
アルキル置換基として用いられるものであれば如何なる
ものであってもよい。それに、Ａ１およびＮに結合する
置換基が同一でなくともよいことはいうまでもない。
合物としては、Ｅ ｔ ２ Ａ Ｉ Ｎ Ｅ Ｃｚにつ
いてのみ説明したが、これに限るものでないことはいう
までもない。ＡＩまたはＮに結合する置換基としては、
アルキル基であればメチル基（ＣＨ３−）はもとより、
プロピル基（ＣｉＨｔ ）またはブチル基ＣＣａＨｑ
）等、並びにそれらの分岐した構造からなるイソプ
ロピル基、イソブチル基、ターシャルブチル基等の通常
アルキル置換基として用いられるものであれば如何なる
ものであってもよい。それに、Ａ１およびＮに結合する
置換基が同一でなくともよいことはいうまでもない。
また、含窒素有機アルミニウム化合物としては、上記Ｅ
ｔｘＡＩＮＥｔｚ等の如く、ｌｌ：Ｎとが結合を介して
直結しているものに限らず、その置換基の末端または途
中に窒素原子が存在している、一般式が次式で示すこと
ができるものであってもよい。
ｔｘＡＩＮＥｔｚ等の如く、ｌｌ：Ｎとが結合を介して
直結しているものに限らず、その置換基の末端または途
中に窒素原子が存在している、一般式が次式で示すこと
ができるものであってもよい。
ここで、Ｒ９−Ｒ４はアルキル基またはフェニル基（Ｃ
，）Ｉｓ−）等のアリール基、Ｒ３はメチレン基（−Ｃ
Ｈｚ−）等のアルキレン基またはフェニレン基（−Ｃ，
Ｈイー）等のアリーレン基である。
，）Ｉｓ−）等のアリール基、Ｒ３はメチレン基（−Ｃ
Ｈｚ−）等のアルキレン基またはフェニレン基（−Ｃ，
Ｈイー）等のアリーレン基である。
このように、構造上はＮ原子がＡＩ原子に直結していな
いものであっても、それぞれＬｅｗｉｓ塩基およびＬｅ
ｗｉｓＪｊであるため、Ｎが容易にＡ１に配位結合を形
成することができ、加熱時には窒化アルミニウムが生成
するものである。
いものであっても、それぞれＬｅｗｉｓ塩基およびＬｅ
ｗｉｓＪｊであるため、Ｎが容易にＡ１に配位結合を形
成することができ、加熱時には窒化アルミニウムが生成
するものである。
さらには、次式で示す窒素を含まない有機アルミニウム
化合物とアミンとの配位化合物であってもよい。
化合物とアミンとの配位化合物であってもよい。
（Ｒ，〜Ｒ６：アルキル基またはアリール基）以上一般
式で示した化合物においては、その置換基の選択を適切
に行うことにより、所望の加熱温度等の条件下でＡＩＮ
の生成を達成することが可能である。
式で示した化合物においては、その置換基の選択を適切
に行うことにより、所望の加熱温度等の条件下でＡＩＮ
の生成を達成することが可能である。
ＡＩＮ膜の具体的被着方法としては、第１図に示したも
のに限らず種々変更可能である。
のに限らず種々変更可能である。
たとえば、ウェハ１７の加熱を治具１８で行うこともで
きる。
きる。
また、キャリアガスでＥｔ、Ａ１ＮＥＬ２の蒸気を送り
込む方法を示したが、キャリアガスを用いずに減圧下で
その蒸気を供給してもよい。
込む方法を示したが、キャリアガスを用いずに減圧下で
その蒸気を供給してもよい。
さらに、上記方法の適用例としてＧａＡｓ基板１へのＭ
ＥＳＦＥＴ、それもＬＤＤ構造のものの形成を示したが
、これに限るものでなく、種々の回路素子形成に通用で
きることはいうまでもない。
ＥＳＦＥＴ、それもＬＤＤ構造のものの形成を示したが
、これに限るものでなく、種々の回路素子形成に通用で
きることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその利用分野であるＧａＡｓ半導体基板に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、ンリコン半導体基板、さらには半導体基板
以外についても適用することができる。
をその利用分野であるＧａＡｓ半導体基板に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、ンリコン半導体基板、さらには半導体基板
以外についても適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、所定温度に加熱された被処理物表面に含窒素
有機アルミニウム化合物を接触させることにより、該化
合物が容易に熱分解をし窒化アルミニウム（Ａｊ！Ｎ）
を生成するので、上記被処理物表面にＡＩＮ膜を容易に
被着形成することができる。
有機アルミニウム化合物を接触させることにより、該化
合物が容易に熱分解をし窒化アルミニウム（Ａｊ！Ｎ）
を生成するので、上記被処理物表面にＡＩＮ膜を容易に
被着形成することができる。
また、上記ＡＩＮ膜をＧａＡｓ半導体基板に回路素子等
を形成するウニハエ程における保護膜とすることにより
、反応性スパッタ法による場合のようにＧａＡｓ半導体
基板の結晶構造に損傷を与えることなく、その上ＧａＡ
ｓの分解温度以下で上記保護膜を形成することができる
ので、信転性の高い半導体装置を製造できる。
を形成するウニハエ程における保護膜とすることにより
、反応性スパッタ法による場合のようにＧａＡｓ半導体
基板の結晶構造に損傷を与えることなく、その上ＧａＡ
ｓの分解温度以下で上記保護膜を形成することができる
ので、信転性の高い半導体装置を製造できる。
第１図は被膜形成工程を示す概略説明図であり、第２図
（ａｌ〜（」）は本発明による一実施例である半導体装
置の製造方法の工程を示す概略部分断面図である。 １・・・ＧａＡｓ半導体基板、２・・・、ＩＮ膜、３・
・・レジスト膜、４・・・Ｎ型領域、５・・・ゲート電
極、６・・・ＡβＮ膜、７・・・レジスト膜、８・・・
Ｎ°型領領域９・・・チャネル領域、１０ａ・・・段差
被覆部、１０・・・二酸化ケイ素（ＳｉＯ□）、１１・
・・レジスト膜、１２・・・ソース、ドレイン、１４・
・・絶縁膜、１４ａ、１４ｂ・−・開口部、１５．１５
ａ・・・オーミック電極、１６・・・反応室、１７・・
・ウェハ、１８・・・治具。 ２・７−−）・、１
（ａｌ〜（」）は本発明による一実施例である半導体装
置の製造方法の工程を示す概略部分断面図である。 １・・・ＧａＡｓ半導体基板、２・・・、ＩＮ膜、３・
・・レジスト膜、４・・・Ｎ型領域、５・・・ゲート電
極、６・・・ＡβＮ膜、７・・・レジスト膜、８・・・
Ｎ°型領領域９・・・チャネル領域、１０ａ・・・段差
被覆部、１０・・・二酸化ケイ素（ＳｉＯ□）、１１・
・・レジスト膜、１２・・・ソース、ドレイン、１４・
・・絶縁膜、１４ａ、１４ｂ・−・開口部、１５．１５
ａ・・・オーミック電極、１６・・・反応室、１７・・
・ウェハ、１８・・・治具。 ２・７−−）・、１
Claims (1)
- 【特許請求の範囲】 １、含窒素有機アルミニウム化合物を熱分解し、被処理
物表面に窒化アルミニウムからなる被膜を形成する被膜
形成方法。 ２、含窒素有機アルミニウム化合物が、ジアルキルアミ
ノジアルキルアルミニウムであることを特徴とする特許
請求の範囲第１項記載の被膜形成方法。 ３、ガリウム・ヒ素からなる半導体ウェハの表面に被着
形成される窒化アルミニウムからなる保護膜を、含窒素
有機アルミニウム化合物を熱分解して形成する半導体装
置の製造方法。 ４、含窒素有機アルミニウム化合物が、ジアルキルアミ
ノジアルキルアルミニウムであることを特徴とする特許
請求の範囲第３項記載の半導体装置の製造方法。 ５、含窒素有機アルミニウム化合物の熱分解を、５００
℃以下で行うことを特徴とする特許請求の範囲第３項記
載の半導体装置の製造方法。 ６、保護膜がイオン打ち込み用保護膜であることを特徴
とする特許請求の範囲第３項記載の半導体装置の製造方
法。 ７、保護膜がアニール用保護膜であることを特徴とする
特許請求の範囲第３項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11922386A JPS62276832A (ja) | 1986-05-26 | 1986-05-26 | 被膜形成方法およびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11922386A JPS62276832A (ja) | 1986-05-26 | 1986-05-26 | 被膜形成方法およびそれを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62276832A true JPS62276832A (ja) | 1987-12-01 |
Family
ID=14756003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11922386A Pending JPS62276832A (ja) | 1986-05-26 | 1986-05-26 | 被膜形成方法およびそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62276832A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01274432A (ja) * | 1988-04-27 | 1989-11-02 | Nec Corp | 薄膜の形成方法 |
| EP0331448A3 (en) * | 1988-02-29 | 1990-10-31 | National Research Development Corporation | Forming aluminium nitride films |
| US5484740A (en) * | 1994-06-06 | 1996-01-16 | Motorola, Inc. | Method of manufacturing a III-V semiconductor gate structure |
| US5512518A (en) * | 1994-06-06 | 1996-04-30 | Motorola, Inc. | Method of manufacture of multilayer dielectric on a III-V substrate |
| US5707901A (en) * | 1994-06-29 | 1998-01-13 | Motorola, Inc. | Method utilizing an etch stop layer |
| WO2004108985A3 (en) * | 2003-06-05 | 2005-06-30 | Air Liquide | Methods for forming aluminum containing films utilizing amino aluminum precursors |
| WO2016108398A1 (ko) * | 2014-12-31 | 2016-07-07 | 주식회사 유진테크 머티리얼즈 | 유기 13족 전구체 및 이를 이용한 박막 증착 방법 |
| WO2020071175A1 (ja) * | 2018-10-04 | 2020-04-09 | 株式会社Adeka | 原子層堆積法用薄膜形成用原料、薄膜形成用原料、薄膜の製造方法および化合物 |
-
1986
- 1986-05-26 JP JP11922386A patent/JPS62276832A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0331448A3 (en) * | 1988-02-29 | 1990-10-31 | National Research Development Corporation | Forming aluminium nitride films |
| JPH01274432A (ja) * | 1988-04-27 | 1989-11-02 | Nec Corp | 薄膜の形成方法 |
| US5484740A (en) * | 1994-06-06 | 1996-01-16 | Motorola, Inc. | Method of manufacturing a III-V semiconductor gate structure |
| US5512518A (en) * | 1994-06-06 | 1996-04-30 | Motorola, Inc. | Method of manufacture of multilayer dielectric on a III-V substrate |
| US5707901A (en) * | 1994-06-29 | 1998-01-13 | Motorola, Inc. | Method utilizing an etch stop layer |
| JP2006526705A (ja) * | 2003-06-05 | 2006-11-24 | レール・リキード−ソシエテ・アノニム・ア・ディレクトワール・エ・コンセイユ・ドゥ・スールベイランス・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | アミノアルミニウム前駆体を用いるアルミニウム含有膜形成方法 |
| WO2004108985A3 (en) * | 2003-06-05 | 2005-06-30 | Air Liquide | Methods for forming aluminum containing films utilizing amino aluminum precursors |
| JP4842806B2 (ja) * | 2003-06-05 | 2011-12-21 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | アミノアルミニウム前駆体を用いるアルミニウム含有膜形成方法 |
| WO2016108398A1 (ko) * | 2014-12-31 | 2016-07-07 | 주식회사 유진테크 머티리얼즈 | 유기 13족 전구체 및 이를 이용한 박막 증착 방법 |
| WO2020071175A1 (ja) * | 2018-10-04 | 2020-04-09 | 株式会社Adeka | 原子層堆積法用薄膜形成用原料、薄膜形成用原料、薄膜の製造方法および化合物 |
| CN112789367A (zh) * | 2018-10-04 | 2021-05-11 | 株式会社Adeka | 用于原子层沉积法的薄膜形成用原料、薄膜形成用原料、薄膜的制造方法及化合物 |
| JPWO2020071175A1 (ja) * | 2018-10-04 | 2021-09-02 | 株式会社Adeka | 原子層堆積法用薄膜形成用原料、薄膜形成用原料、薄膜の製造方法および化合物 |
| US11555044B2 (en) | 2018-10-04 | 2023-01-17 | Adeka Corporation | Thin-film forming raw material for use in atomic layer deposition method, thin-film forming raw material, method for producing thin-film, and compound |
| TWI848976B (zh) * | 2018-10-04 | 2024-07-21 | 日商Ａｄｅｋａ股份有限公司 | 原子層堆積法用薄膜形成用原料、薄膜形成用原料、薄膜之製造方法及化合物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230284B2 (en) | Insulating gate AlGaN/GaN HEMT | |
| US5487923A (en) | Method for depositing tungsten nitride thin films for formation of metal wirings of silicon semiconductor elements | |
| US4134125A (en) | Passivation of metallized semiconductor substrates | |
| KR19980041821A (ko) | 내화성 금속의 선택적 침착 방법 및 그에 의해 형성된 실리콘기판과 그를 포함하는 집적 회로 | |
| JPS6245712B2 (ja) | ||
| CN111785776A (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| JP4200618B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JPS62276832A (ja) | 被膜形成方法およびそれを用いた半導体装置の製造方法 | |
| US20170117132A1 (en) | Process of forming nitride semiconductor device | |
| US4778776A (en) | Passivation with a low oxygen interface | |
| CN117199136A (zh) | 一种集成异质结二极管的SiC MOSFET及制备方法 | |
| US20040119111A1 (en) | Non-volatile semiconductor memory device and manufacturing method for the same | |
| KR930002673B1 (ko) | 고융점금속 성장방법 | |
| KR0141165B1 (ko) | 반도체장치의 트랜지스터 제조방법 | |
| CN115188816A (zh) | 三端电压控制器件及其制作方法 | |
| KR0168770B1 (ko) | 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법 | |
| US20250261390A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
| KR100241522B1 (ko) | 반도체 소자의 박막 트랜지스터 제조방법 | |
| JP3228979B2 (ja) | 半導体素子とその製造方法 | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| US5496742A (en) | Method for manufacturing semiconductor device enabling gettering effect | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR20060032919A (ko) | 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 |