JPS622835Y2 - - Google Patents
Info
- Publication number
- JPS622835Y2 JPS622835Y2 JP12538381U JP12538381U JPS622835Y2 JP S622835 Y2 JPS622835 Y2 JP S622835Y2 JP 12538381 U JP12538381 U JP 12538381U JP 12538381 U JP12538381 U JP 12538381U JP S622835 Y2 JPS622835 Y2 JP S622835Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage dividing
- resistor
- power supply
- dividing resistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【考案の詳細な説明】
本考案は、マルチプレクサ用駆動回路の改良に
関するものである。
関するものである。
電効効果トランジスタ（以下FET）をスイツ
チ素子として用いたマルチプレクサの従来例とし
て、第１図のようなものがある。第１図におい
て、Q11，Q21，…Ｑo1は、複数の信号e1，e2，…
ｅoの経路にそれぞれ直列に設けられたFETであ
つて、それぞれトランジスタQ12，Q22，…Ｑo2お
よびインバータI1，I2，…Ｉoからなる駆動回路に
よつて駆動されて、それぞれの信号経路を断続す
るようになつている。各FETQi1（ｉ＝１〜ｎ）
はデプレツシヨン型のものであり、そのゲートは
抵抗Ri1によつてソースに接続されるとともに、
ダイオードＤiとキヤパシタＣiの並列回路を通じ
て、それぞれの駆動回路の出力端に接続されるよ
うになつている。駆動回路は、オープンコレクタ
型のインバータＩiとトランジスタQi2の縦続接続
からなるものであり、前段のインバータＩiをマ
ルチプレクサ制御信号によつてオンにすることに
より、トランジスタQi2をオンにして、それまで
電圧V2側にあつてダイオードＤiを順バイアスし
ていたコレクタ電位を、反対の電圧V1側に変位
させてダイオードＤiを逆バイアスするようにな
つている。FETQi1はデプレツシヨン型なので、
ダイオードＤiのバイアスの順および逆によつ
て、それぞれオフおよびオンとなる。各駆動回路
は、所定のタイミングで順次に動作して各FET
を一時に１つずつオンにする。
チ素子として用いたマルチプレクサの従来例とし
て、第１図のようなものがある。第１図におい
て、Q11，Q21，…Ｑo1は、複数の信号e1，e2，…
ｅoの経路にそれぞれ直列に設けられたFETであ
つて、それぞれトランジスタQ12，Q22，…Ｑo2お
よびインバータI1，I2，…Ｉoからなる駆動回路に
よつて駆動されて、それぞれの信号経路を断続す
るようになつている。各FETQi1（ｉ＝１〜ｎ）
はデプレツシヨン型のものであり、そのゲートは
抵抗Ri1によつてソースに接続されるとともに、
ダイオードＤiとキヤパシタＣiの並列回路を通じ
て、それぞれの駆動回路の出力端に接続されるよ
うになつている。駆動回路は、オープンコレクタ
型のインバータＩiとトランジスタQi2の縦続接続
からなるものであり、前段のインバータＩiをマ
ルチプレクサ制御信号によつてオンにすることに
より、トランジスタQi2をオンにして、それまで
電圧V2側にあつてダイオードＤiを順バイアスし
ていたコレクタ電位を、反対の電圧V1側に変位
させてダイオードＤiを逆バイアスするようにな
つている。FETQi1はデプレツシヨン型なので、
ダイオードＤiのバイアスの順および逆によつ
て、それぞれオフおよびオンとなる。各駆動回路
は、所定のタイミングで順次に動作して各FET
を一時に１つずつオンにする。
このような従来のマルチプレクサにおいて、駆
動回路のトランジスタQi2は、飽和駆動されてス
イツチング動作をするので、そのストレージの影
響で高速のマルチプレクシングをすることができ
ない。その対策の１つとしては、トランジスタＱ
i2２に、別にストレージ吸収用のトランジスタを
組合わせることが考えられるが、トランジスタＱ
i2２は、マルチプレクサの信号点数と同じだけあ
るので、それらに組合わせるストレージ吸収用ト
ランジスタも同じ数だけ必要になり、経済的でな
い。
動回路のトランジスタQi2は、飽和駆動されてス
イツチング動作をするので、そのストレージの影
響で高速のマルチプレクシングをすることができ
ない。その対策の１つとしては、トランジスタＱ
i2２に、別にストレージ吸収用のトランジスタを
組合わせることが考えられるが、トランジスタＱ
i2２は、マルチプレクサの信号点数と同じだけあ
るので、それらに組合わせるストレージ吸収用ト
ランジスタも同じ数だけ必要になり、経済的でな
い。
また、第１図の回路は、駆動回路の故障などに
より、複数のトランジスタが同時にオンになる
と、オンになつた数に比例して、駆動回路の消費
電流がふえて、電力損失が増加する欠点がある。
より、複数のトランジスタが同時にオンになる
と、オンになつた数に比例して、駆動回路の消費
電流がふえて、電力損失が増加する欠点がある。
本考案の目的は、簡単な回路構成で、マルチプ
レクシングの高速化と、同時オン時の電力損失の
増加防止とを果すマルチプレクサ用駆動回路を提
供することにある。
レクシングの高速化と、同時オン時の電力損失の
増加防止とを果すマルチプレクサ用駆動回路を提
供することにある。
本考案は、全駆動回路のトランジスタのエミツ
タに共通のエミツタ抵抗を設けてこのエミツタ抵
抗の電圧降下による負帰還作用を利用して、トラ
ンジスタを定電流動作させるとともに、同時オン
時の電源電流瑠の制御をも行うようにしたもので
ある。
タに共通のエミツタ抵抗を設けてこのエミツタ抵
抗の電圧降下による負帰還作用を利用して、トラ
ンジスタを定電流動作させるとともに、同時オン
時の電源電流瑠の制御をも行うようにしたもので
ある。
以下、図面によつて本考案を詳細に説明する。
第２図は、本考案実施例の電気的接続図である。
第２図において、第１図と同様な部分には同一の
記号を付けてある。第１図と異なるところは、各
駆動回路のトランジスタＱi2２のエミツタが、共
通の抵抗R2によつて電源電圧V1の印加点に接続
されていることと、トランジスタＱi2２のベース
が、その前段のインバータＩiの出力プルアツプ
抵抗の分割点に接続されていることである。
第２図は、本考案実施例の電気的接続図である。
第２図において、第１図と同様な部分には同一の
記号を付けてある。第１図と異なるところは、各
駆動回路のトランジスタＱi2２のエミツタが、共
通の抵抗R2によつて電源電圧V1の印加点に接続
されていることと、トランジスタＱi2２のベース
が、その前段のインバータＩiの出力プルアツプ
抵抗の分割点に接続されていることである。
このように構成された回路において、例えば、
第１の駆動回路のインバータI1が駆動されてオン
になると、その出力プルアツプ抵抗の他端がコモ
ン点に接続されることにより、電圧V1の分圧値
がトランジスタQ12のベースにバイアス電圧とし
て与えられる。このためトランジスタQ12は導通
して出力電流を生じるが、抵抗R2の電圧降下に
よる負帰還作用があるため、抵抗R2の電圧降下
がベースのバイアス電圧にほぼ等しくなる点で平
衝に達し、出力電流が一定化される。この出力電
流がコレクタ抵抗を流れてその電圧降下が増加す
ることにより、ダイオードD1が逆バイアスさ
れ、FETQ11がオンとなり信号e1の経路が開く。
第１の駆動回路のインバータI1が駆動されてオン
になると、その出力プルアツプ抵抗の他端がコモ
ン点に接続されることにより、電圧V1の分圧値
がトランジスタQ12のベースにバイアス電圧とし
て与えられる。このためトランジスタQ12は導通
して出力電流を生じるが、抵抗R2の電圧降下に
よる負帰還作用があるため、抵抗R2の電圧降下
がベースのバイアス電圧にほぼ等しくなる点で平
衝に達し、出力電流が一定化される。この出力電
流がコレクタ抵抗を流れてその電圧降下が増加す
ることにより、ダイオードD1が逆バイアスさ
れ、FETQ11がオンとなり信号e1の経路が開く。
トランジスタQ12は、抵抗R2の負帰還作用によ
つて不飽和動作をするので、ストレージ効果を生
じることがなく、したがつて高速のマルチプレク
シングが行える。他の駆動回路の出力トランジス
タも同様な動作をする。
つて不飽和動作をするので、ストレージ効果を生
じることがなく、したがつて高速のマルチプレク
シングが行える。他の駆動回路の出力トランジス
タも同様な動作をする。
抵抗R2は全トランジスタに共通なので、何ら
かの理由で、複数のトランジスタが同時にオンに
なつても、それらトランジスタの電流の総和は、
トランジスタが１つだけ導通したときと同じ一定
値になるので、電力損失がふえるということがな
い。
かの理由で、複数のトランジスタが同時にオンに
なつても、それらトランジスタの電流の総和は、
トランジスタが１つだけ導通したときと同じ一定
値になるので、電力損失がふえるということがな
い。
以上のように、本考案は、全駆動回路のトラン
ジスタのエミツタに共通のエミツタ抵抗を設け
て、このエミツタ抵抗の電圧降下による負帰還作
用を利用して、トランジスタを定電流動作させる
とともに、同時オン時の電源電流の制限をも行う
ようにした。このため、本考案によれば、簡単な
回路構成で、マルチプレクシングの高速化と、同
時オン時の電力損失の増加防止とを果すマルチプ
レクサ用駆動回路が実現できる。
ジスタのエミツタに共通のエミツタ抵抗を設け
て、このエミツタ抵抗の電圧降下による負帰還作
用を利用して、トランジスタを定電流動作させる
とともに、同時オン時の電源電流の制限をも行う
ようにした。このため、本考案によれば、簡単な
回路構成で、マルチプレクシングの高速化と、同
時オン時の電力損失の増加防止とを果すマルチプ
レクサ用駆動回路が実現できる。
第１図は、従来のマルチプレクサの電気的接続
図、第２図は、本考案実施例の電気的接続図であ
る。 Ｑi2１……電効果トランジスタ、Ri1……抵抗、
Ｄi……ダイオード、Ｃi……キヤパシタ、Ｑi2２
……トランジスタ、Ｉi……インバータ、R2……
抵抗。
図、第２図は、本考案実施例の電気的接続図であ
る。 Ｑi2１……電効果トランジスタ、Ri1……抵抗、
Ｄi……ダイオード、Ｃi……キヤパシタ、Ｑi2２
……トランジスタ、Ｉi……インバータ、R2……
抵抗。
Claims (1)
- 電源の一方の端子に一端が接続された共通抵
抗、電源の一方の端子に一端が接続された複数の
分圧抵抗、これら分圧抵抗と対にして設けられマ
ルチプレクサ制御信号に従つて動作して対の分圧
抵抗の分圧抵抗の他端をそれぞれ電源電圧のコモ
ン点に接続する複数のオープンコレクタ型のイン
バータ、および、前記複数の分圧抵抗と対にして
設けられ対の分圧抵抗の分圧点にベースがそれぞ
れ接続され前記共通抵抗の他端にエミツタが接続
されコレクタがそれぞれの抵抗を通じて電源の他
方の端子に接続されコレクタの電位をマルチプレ
クサ駆動信号として出力する複数のトランジスタ
を具備するマルチプレクサ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12538381U JPS5830338U (ja) | 1981-08-25 | 1981-08-25 | マルチプレクサ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12538381U JPS5830338U (ja) | 1981-08-25 | 1981-08-25 | マルチプレクサ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5830338U JPS5830338U (ja) | 1983-02-28 |
| JPS622835Y2 true JPS622835Y2 (ja) | 1987-01-22 |
Family
ID=29919225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12538381U Granted JPS5830338U (ja) | 1981-08-25 | 1981-08-25 | マルチプレクサ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830338U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3334735A1 (de) * | 1983-09-26 | 1985-04-18 | Gerhard Prof. Dr.-Ing. 8012 Ottobrunn Flachenecker | Detektor zum anzeigen von empfangsstoerungen bei mehrwegeempfang |
-
1981
- 1981-08-25 JP JP12538381U patent/JPS5830338U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5830338U (ja) | 1983-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3502905A (en) | Differential amplifier and field effect transistor gates for applying largest of two inputs to output | |
| JPH0215706A (ja) | 過渡電流ブーストを備えた線形増幅器 | |
| KR930004351B1 (ko) | 레벨 변환회로 | |
| JPS622835Y2 (ja) | ||
| JPS63185220A (ja) | カスコ−ド形ＢｉＭＯＳの駆動回路 | |
| US3443122A (en) | Gating circuit utilizing junction type field effect transistor as input driver to gate driver | |
| JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
| US3175100A (en) | Transistorized high-speed reversing double-pole-double-throw switching circuit | |
| KR920002672B1 (ko) | 전류스위치회로 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS6342747Y2 (ja) | ||
| JPH0736505B2 (ja) | シユミツトトリガ回路 | |
| JP2647970B2 (ja) | 基準電圧回路 | |
| JPH0263317A (ja) | 電界効果トランジスタのゲート駆動回路 | |
| SU993475A1 (ru) | Устройство дл изменени направлени тока | |
| US3178585A (en) | Transistorized trigger circuit | |
| JP2591320B2 (ja) | 半導体集積回路 | |
| SU586550A1 (ru) | Д-триггер | |
| SU501482A1 (ru) | Логический элемент и-или/и-или-не | |
| SU815916A1 (ru) | Многоканальный диодный коммутаторАНАлОгОВыХ СигНАлОВ | |
| SU748877A1 (ru) | Аналоговый ключ | |
| JP2513009B2 (ja) | ディジタル―アナログ変換回路 | |
| GB2131640A (en) | Switching circuit | |
| JPS61274411A (ja) | 可変利得増幅器 |