JPS62286132A

JPS62286132A - スキヤンパス方式

Info

Publication number: JPS62286132A
Application number: JP61129968A
Authority: JP
Inventors: Atsushi Ishikawa; 淳石川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-06-04
Filing date: 1986-06-04
Publication date: 1987-12-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明技術分野本発明はスキャンパス方式に関し、特にメモリ回りのス
キャンパス方式に関する。

従来技術近年、情報処理装置へのしＳ■の採用に伴い、論理回路
ひいては論Ｉ！！！装置の集積化が顕著となり、高度に
Ｗ１雑な論理懇能が高密度に集積化できるようになった
反面、回路や装置の複堆さ及びＬＳＩの入出力端子数の
Ｒｉｌ＋約等により、これら論理回路や論理装置内の情
報収集や故障診断が一層困難になっている。このため、
このような論理ユニットには内部論理情報を容易に収集
出来るよう、構成に工夫をしておくことがある。

スキャンパス方式はこの種の回路構成としてよく用いら
れるもので、個ｚ弓の順序回路動作を行うフリップフロ
ップ群を相互に接続することで、シフト動作時に１つの
シフトレジスタを形成させて１本の信号線により内部情
報を読出す手法である。

しかし、ユニツ［へ内のもう１つのデータ保持手段であ
るメモリに関しては、この手法を用いることは困難であ
る。メモリ中にスキャンパスを持込むことは可能だが、
それによりメモリセルを構成するトランジスタが増え、
チップサイズの増大と集積率の低下とを招く。また、仮
にスキャンパスが形成出来たとしてもスキャンパスのビ
ット長があまりにも大きくなりすぎるため、そのデータ
の処理の時間を考えるとあまり得策とはいえない。

一般にメモリ保持データの情報収集は、データ管理を行
っているプロセッサに対しメモリ読出し用サービスルー
チンを起動させることによって行っているが、サービス
ルーチンの起動によりシステムの内部状態が変化してし
まうため、サービスルーチン終了後の再実行がうまくい
かないケースが出てきて、ざらに、プロセッサが動作不
可となった場合は、データ採集が出来ないという欠点が
ある。。

発明の目的本発明は上記のような従来のものの欠点を除去すべくな
されたもので、システムの内部状態を変化させることな
く、スキャンパスを用いてメモリの任意アドレスのデー
タを読取ることができるスキャンパス方式の提供を目的
とする。

発明の構成本発明によるスキャンパス方式は、メモリから続出され
るデータの各ビットを夫々格納するデータレジスタを有
するシステムのスキャンパス方式であって、シフトモー
ド時に、前記データレジスタが前記メモリに入力された
読出しアドレスに対応して前記メモリから読出される前
記データの各ビットを、シフトモード解除に応答して対
応ビット出力へ通過せしめるように制御したことを特徴
とする。

実施例次に本発明の一実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。図
において、本実施例は、（Ｎ＋１＞ビットのアドレスで
アクセスされて（Ｎ＋１）ビットのデータを格納する（
Ｍ、Ｎは任意の整数）メモリ４０と、メモリ４０のアド
レスを格納するレジスタを構成するフリップフロップ１
０，１１．・・・。

１Ｍと、メモリ４０からの読出しデータを格納するレジ
スタを構成するフリップフロップ３０，３１、・・・、
３Ｎと、上記フリップフロップ３０．３１、・・・、３
Ｎの書込み制御を行う書込み制御フリップフロップ２０
とから構成される。

フリップフロップ１０は入力データとして２信号１０１
，１０２を持ち、シフトモード信号４００でこれ等入力
データを選択的に入力している。シフトモード信号４０
０が「ｏ」のとき信号１０１のデータを、「１」のとき
信号１０２のデータを夫々クロック信号５００の立上り
に同期して取込む。信号１０２はシフトデータを供給し
、本メモリ回路の隣接回路（図示せず）内にあるフリッ
プフロップの出力信号である。その他フリップフロップ
１１．・・・、１Ｍのシフ１〜データ信＠１１２　、・
・・、１Ｈ２は、前段のフリップフロップ１０．・・・
、　１（Ｈ−１）のアドレス出力１０３．・・・、′１
（Ｈ−１）３となっている。

書込み制御フリップフロップ２０はシフト動作時、フリ
ップフロップ１Ｍの出力であるアドレス信号１Ｍ３の値
を取込み、通常動作（シフト動作でない時）ではデータ
の更新を行わない。

フリップフロップ３０はメモリ４ｏからの読出しデータ
信号３０１と書込み制御フリップフロップ２０の出力信
号２０１の分岐信号３０３とを入力し、通常動作ではメ
モリ４０の読出しデータ信号３０１を、シフト動作時は
シフｌ−データ信号３０３の値を取込む。その他フリッ
プフロップ３１．・・・、３Ｎへのシフトデータ信号３
１３．・・・、３Ｎ３は前段のフリップフロップ３０．
・・・、　３（Ｎ−１）のフリップフロップ出力信号３
０２．・・・、　３（Ｎ−１）２となっている。

第２図は第１図で示したフリップフロップ３×（ＸはＯ
〜Ｎの任意の数）の詳細な回路図である。

図において、このフリップフロップ３×は、メモリ４０
の読出しデータ信号３Ｘ１　とシフトデータ信号３Ｘ３
とをシフトモード信号４００で切替える２個のアンドゲ
ート１．２と、１個のインバータ４と、１個のオアゲー
ト３とからなる切替え回路と、ラッチ回路７．８と、書
込み制御フリップフロップ２０の出力信号２０１とシフ
トモード信号４００とを入力とするアンドゲート５と、
アンドゲート５の出力とクロック信号５００とを入力と
し、ラッチ回路８のクロック端子に出力信号を出力する
ノアゲート６とにより構成される。

ラッチ回路７，８はクロック端子ＣＰに「０」が供給さ
れるとスルー状態となり、入力端子りの信号がそのまま
出力端子Ｑに現われる。クロック端子ＣＰに「１」が供
給されると保持状態となり、入力端子りの値が変化して
も、保持しているデータを出力端子Ｑに出力し続ける。

シフトモード信号４００が「１」もしくは出力信号２０
１が「０」の場合アンドゲート５の出力は［０］となり
、ノアゲート６はインバータとして働き、ラッチ回路８
のクロック端子ＣＰにはクロック信号５００の反転値が
供給される。

クロック信号５００が「１」になると、ラッチ回路７は
オアゲート３の出力値を保持する。ラッチ回路８はノア
ゲート６の出力が「０」となるためスルー状態になり、
ラッチ回路７の出力値をそのままフリップフロップ出力
信号３Ｘ２に出力する。

クロック信号５００が「０」になると、ラッチ回路７は
スルー状態となり、オアゲート３の出力値をそのまま出
力するが、ラッチ回路８はノアゲート６の出力が「１」
となるため保持状態となり、スル一時のデータ値を引き
続きフリップフロップ出力信号３Ｘ２に出力する。すな
わち、シフトモード信号４００が［１］または出力信号
２０１が「０」の時、クロック信号５００に応答してラ
ッチ回路７゜８がマスタスレーブフリップフロップとし
て機能するのである。

このメモリ回路は通常動作時、書込み制御フリップフロ
ップ２０にｒＯＪが格納されており、アドレス信号線１
０１〜１８１に供給された値をクロックに同期してアド
レスレジスタ用のフリップフロップ１０〜１Ｍに取込み
、そのアドレスをもとにメモリ４０をアクセスして、読
出し結果を次のクロックに同期してデータレジスタ用の
フリップフロップ３０〜３Ｎ］８納するように動作する
。

スキャンパスを使用して任意アドレスのデータを読出す
場合、まずシフ１〜モード信号４００を「１」にしてス
キャンを起動し、シフトデータ信号１０２によりフリッ
プフロップ１０〜１Ｍに読出したいデータのアドレスを
、また、書込み制御フリップフロップ２０にＭＪをセッ
トする。

スキャンイン動作中、書込み制御フリップフロップ２０
の（直は「１」とｒＯＪとをいずれにも出力する可能性
があるが、シフトモード信号４００が「１」のため、ア
ンドゲート５はｒＯＪを出力し、ラッチ回路７，８はマ
スタスレーブフリップフロップとして動作し、シフトデ
ータ信号３Ｘ３の値をクロックに同期して次々に取込む
。

スキャンイン動作終了にともないシフトモード信号４０
０が「○」となると、オアゲート３の出力はメモリ４０
の読出しデータ信号３Ｘ１を選択し、アンドゲート５は
信号＠　２０１が「１」で、シフトモード信号４００が
１０」なのでアンド条件がとれるため「１」を出力し、
ノアゲート６の出力を「Ｏ」にする。ラッチ回路７は、
クロック信号５００が「○Ｊとなりスルー状態になって
おり、メモリ４０の読出しデータ信号３Ｘ１の値を出力
端子Ｑに出力する。この時、ノアゲート６の出力が「０
」になるため、やはりラッチ回路８がスルー状態になり
、ラッチ回路７の出力値をフリップフロップ出力信号３
Ｘ２に供給する。

すなわち、シフトモード信号４００が「０」となってシ
フトモードが解除されると、ラッチ回路７゜８がともに
スルー状態となり、この時オアゲート３の出力がメモリ
４０の読出しデータ信号３Ｘ１なので、ラッチ回路８の
出力つまりフリップフロップ出力信号３Ｘ２に読出しデ
ータ信号３Ｘ１が出力される。これで、アドレスレジス
タ用フリップフロップ１０〜１　Ｍｌ、：Ｉ’３納され
ているアドレスにより読出されたメモリ４０のデータを
、ラッチ回路７゜８にクロックを連続して与えて夫々別
々に丙込むのではなく同時に書込めるので、クロックを
途中で印加することなくデータレジスタ用のフリップフ
ロップ３０〜３Ｎに格納することができる。

スキャンインの動作終了に続けてこの値をスキャンアウ
トで場合、まずスキャンインの動作と同様にシフトモー
ド信Ｑ　４００を「１」にしてシフトモードにすると、
アンドゲート５はｒＯＪとなり、ノアゲート６はクロッ
ク信号ＳＯＯが「Ｏ」になるとその反転値「１」を出力
するので、ラッチ回路８はメモリ４０のデータを保持す
る。

次にクロックをスキャンパスの全フリップフロップの数
の分だけ印加すると、ラッチ回路７．８はマスタスレー
ブフリップフロップとして機能するため逐次データをシ
フトし、メモリ４０のデータを外部に出力することが出
来る。

このように、シフトモード時にメモリ４０に入力された
読出しアドレス１０３〜１Ｍ３により、メモリ４０から
読出される読出しデータ信号３０１〜３！４１を、シフ
トモード解除に応答してクロックを印加することなくフ
リップフロップ３０〜３Ｎに格納することによって、こ
のクロックの印加によるシステムの内部状態の変化をお
こさせることなく、スキャンパスを用いてメモリ４０の
任意アドレスを読取ることができる。

なお、本実施例におけるメモリ４０は、プロセッサ内に
あるようなレジスタファイルでもよい。

また、データレジスタ用フリップフロップ３０〜３Ｎと
アドレスレジスタ用フリップフロップ１０〜１Ｍとはメ
モリアクセス専用に設ける必要はなく、他のレジスタを
流用してもよい。

発明の詳細な説明したように本発明によれば、シフトモード時にメ
モリへ入力された読出しアドレスによりメモリから読出
されたデータの各ビットをシフトモード解除に応答して
この各ビットに対応した出力へ通過させるようにするこ
とによって、システムの内部状態を変化させることなく
、スキャンパスを用いてメモリの任意アドレスを読取る
ことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図のデータレジスタ用のフリップフロップの詳細な
回路図である。主要部分の符号の説明１．２．５・・・・・・アンドゲート３・・・・・・オアゲート４・・・・・・インバータ６・・・・・・ノアゲート７．８・・・・・・ラッチ回路１０〜１Ｍ、２０゜３０〜３Ｎ・・・・・・フリップフロップ４０・・・・
・・メモリ

Claims

【特許請求の範囲】

メモリから読出されるデータの各ビットを夫々格納する
データレジスタを有するシステムのスキャンパス方式で
あって、シフトモード時に、前記データレジスタが前記
メモリに入力された読出しアドレスに対応して前記メモ
リから読出される前記データの各ビットを、シフトモー
ド解除に応答して対応ビット出力へ通過せしめるように
制御したことを特徴とするスキャンパス方式。