JPS62287701A - 発振停止検出回路 - Google Patents
発振停止検出回路Info
- Publication number
- JPS62287701A JPS62287701A JP13151086A JP13151086A JPS62287701A JP S62287701 A JPS62287701 A JP S62287701A JP 13151086 A JP13151086 A JP 13151086A JP 13151086 A JP13151086 A JP 13151086A JP S62287701 A JPS62287701 A JP S62287701A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- stop
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（産業上の利用分野）
本発明は、微分回路を用いて２値化された発振信号の時
間監視を行うことにより、被監視発振回路の発振停止を
検出するようにした発振停止検出回路に関する。
間監視を行うことにより、被監視発振回路の発振停止を
検出するようにした発振停止検出回路に関する。
（従来の技術）
周知のように、発振回路はスイッチング電源やレゾルバ
等、幅広い分野で利用されている。従来。
等、幅広い分野で利用されている。従来。
この種の発振回路において発振停止を検出できるものと
しては、例えば第３図に示すような回路が知られている
。すなわち、図において１１はＦ／Ｖコンバータ（周波
数／電圧コンバータ）、 １２．１３はＦ／Ｖコンバー
タ１１からの信号が入力されるコンパレータ、 １４．
１５は基準電圧源、１６はオア回路であり、基準電圧源
１４．１５からの異なった基準電圧がコンパレータ１２
．１３にそれぞれ入力されるようになっている。
しては、例えば第３図に示すような回路が知られている
。すなわち、図において１１はＦ／Ｖコンバータ（周波
数／電圧コンバータ）、 １２．１３はＦ／Ｖコンバー
タ１１からの信号が入力されるコンパレータ、 １４．
１５は基準電圧源、１６はオア回路であり、基準電圧源
１４．１５からの異なった基準電圧がコンパレータ１２
．１３にそれぞれ入力されるようになっている。
この回路の動作は、被監視発振回路の出力信号がＦ／Ｖ
コンバータ１１に入力されて発振周波数に比例した電圧
値に変換され、かかる電圧値がゼロになった場合、また
は所定の許容上下限値から逸脱した場合にオア回路１６
を介して発振停止等の発振異常信号を得るものである。
コンバータ１１に入力されて発振周波数に比例した電圧
値に変換され、かかる電圧値がゼロになった場合、また
は所定の許容上下限値から逸脱した場合にオア回路１６
を介して発振停止等の発振異常信号を得るものである。
（発明が解決しようとする問題点）
しかるに、このような回路ではＦ／Ｖコンバータ１１や
コンパレータ１２，１３．基準電圧源１４．１５等の能
動素子を数多く必要とし、回路構成が複雑で部品点数も
多いためコスト高になると共に、回路全体の信頼性に欠
けるという問題があった。
コンパレータ１２，１３．基準電圧源１４．１５等の能
動素子を数多く必要とし、回路構成が複雑で部品点数も
多いためコスト高になると共に、回路全体の信頼性に欠
けるという問題があった。
本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、受動素子を主体とする簡単
な回路構成にて発振停止を検出可能とし、コストの低減
および信頼性の向上を図った発振停止検出回路を提供す
ることにある６（問題点を解決するための手段） 上記目的を達成するため、本発明は、２値化された監視
するべき発振信号が入力される反転回路と、前記発振信
号が微分される第１の微分回路と、前記反転回路の出力
信号が微分される第２の微分回路と、第１および第２の
微分回路の出力信号の論理の一致により発振の停止を検
出するアンド回路とを備えてなり、各微分回路およびア
ンド回路をコンデンサや抵抗、ダイオード等の受動素子
を主体として構成可能にしたことを特徴とする。
、その目的とするところは、受動素子を主体とする簡単
な回路構成にて発振停止を検出可能とし、コストの低減
および信頼性の向上を図った発振停止検出回路を提供す
ることにある６（問題点を解決するための手段） 上記目的を達成するため、本発明は、２値化された監視
するべき発振信号が入力される反転回路と、前記発振信
号が微分される第１の微分回路と、前記反転回路の出力
信号が微分される第２の微分回路と、第１および第２の
微分回路の出力信号の論理の一致により発振の停止を検
出するアンド回路とを備えてなり、各微分回路およびア
ンド回路をコンデンサや抵抗、ダイオード等の受動素子
を主体として構成可能にしたことを特徴とする。
（作用）
２値化された被監視発振信号は、発振が正常の状態では
第１および第２の微分回路を介することによってそれぞ
れ信号レベルの論理が異なっている。
第１および第２の微分回路を介することによってそれぞ
れ信号レベルの論理が異なっている。
また、発振が停止した晴間にも何れが一方の微分回路の
出力信号は高レベル、他方は低レベルとなっているが、
微分回路の時定数により決定される検出時間を経過した
時点で低レベル側の微分回路の出力信号が高レベルに転
じるため、アンド回路から発振停止の検出信号を得るこ
とができる。
出力信号は高レベル、他方は低レベルとなっているが、
微分回路の時定数により決定される検出時間を経過した
時点で低レベル側の微分回路の出力信号が高レベルに転
じるため、アンド回路から発振停止の検出信号を得るこ
とができる。
（実施例）
以下、図に沿って本発明の一実施例を説明する。
第１図において、１は被監視発振回路（図示せず）から
の発振出力が入力端子ＩＮを介してゲートに入力される
ＦＥＴであり、そのドレインおよびソースは電源ライン
Ｌ□および抵抗Ｒ１を介してアースラインＬ２に接続さ
れている。また、抵抗Ｒ工の一端は波形整形用のシュミ
ット回路２の入力側に接続され、その出力側には反転回
路３が接続される。
の発振出力が入力端子ＩＮを介してゲートに入力される
ＦＥＴであり、そのドレインおよびソースは電源ライン
Ｌ□および抵抗Ｒ１を介してアースラインＬ２に接続さ
れている。また、抵抗Ｒ工の一端は波形整形用のシュミ
ット回路２の入力側に接続され、その出力側には反転回
路３が接続される。
更に、シュミット回路２の出力側には、電源ラインＬ工
との間にコンデンサＣ工およびＲ２からなる第１の微分
回路４が接続されていると共に、反転回路３の出力側に
もコンデンサＣ２およびＲ１からなる第２の微分回路５
が接続されている。
との間にコンデンサＣ工およびＲ２からなる第１の微分
回路４が接続されていると共に、反転回路３の出力側に
もコンデンサＣ２およびＲ１からなる第２の微分回路５
が接続されている。
また、各微分回路４，５の出力側には２人力のアンド回
路６が接続される。すなわち、このアンド回路６は、コ
ンデンサＣ１の一端にカソードが接続されたダイオード
Ｄ１と、このダイオードＤ１と並列に接続されてコンデ
ンサＣ２の一端にカソードが接続されたダイオードＤ２
と、電源ラインＬ１およびアースラインＬ２間に直列に
接続された抵抗Ｒ，，Ｒ，とからなり、抵抗Ｒ，，Ｒ，
の接続点はダイオードＤ□、Ｄ２のアノードに接続され
ると共に、波形整形用のシュミット回路７を介して出力
端子ＯＵＴに接続されている。
路６が接続される。すなわち、このアンド回路６は、コ
ンデンサＣ１の一端にカソードが接続されたダイオード
Ｄ１と、このダイオードＤ１と並列に接続されてコンデ
ンサＣ２の一端にカソードが接続されたダイオードＤ２
と、電源ラインＬ１およびアースラインＬ２間に直列に
接続された抵抗Ｒ，，Ｒ，とからなり、抵抗Ｒ，，Ｒ，
の接続点はダイオードＤ□、Ｄ２のアノードに接続され
ると共に、波形整形用のシュミット回路７を介して出力
端子ＯＵＴに接続されている。
次に、この動作を第２図のタイミングチャートを参照し
つつ説明する。なお、第２図の各波形はそれぞれ同一の
アルファベットを付した第１図の各点におけるｗ４測波
形である。まず、ＦＥＴ１は。
つつ説明する。なお、第２図の各波形はそれぞれ同一の
アルファベットを付した第１図の各点におけるｗ４測波
形である。まず、ＦＥＴ１は。
被監視発振回路が正常な発振動作を継続している場合に
は、発振波形ａがゲートに加わることにょってＯＮ、Ｏ
ＦＦを繰り返す。従って、ＦＥＴＩの出力°信号はシュ
ミット回路２にて波形整形された結果、第２図のｂの如
き方形波（２値化）信号となる。
は、発振波形ａがゲートに加わることにょってＯＮ、Ｏ
ＦＦを繰り返す。従って、ＦＥＴＩの出力°信号はシュ
ミット回路２にて波形整形された結果、第２図のｂの如
き方形波（２値化）信号となる。
かかる信号すは、一方ではそのまま第１の微分回路４に
入力されて信号ｄとなり、他方、反転回路３によって論
理が反転された後に第２の微分回路５に入力されて信号
Ｃとなる。このため、アンド回路６の２人力は被監視発
振回路の発振動作が正常であれば常に一方が高レベル、
他方が低レベルとなって論理が異なっているから、アン
ド回路６の出力信号ｅは正論理にて低レベルとなってい
る。
入力されて信号ｄとなり、他方、反転回路３によって論
理が反転された後に第２の微分回路５に入力されて信号
Ｃとなる。このため、アンド回路６の２人力は被監視発
振回路の発振動作が正常であれば常に一方が高レベル、
他方が低レベルとなって論理が異なっているから、アン
ド回路６の出力信号ｅは正論理にて低レベルとなってい
る。
いま、第２図の時刻ｔ工において被監視発振回路の発振
が停止したとすると、アンド回路６の入力は一方（例え
ば信号ｄ）が高レベルのまま停止し、このとき他方（信
号Ｃ）は低レベルであるが、コンデンサＣ２の充電によ
ってそのレベルが徐々に上昇していき、コンデンサｃ２
および抵抗Ｒ１にょる時定数にて定まる検出時間Ｔを経
過した後、時刻ｔ２においてしきい値（ＶｉＨ：抵抗Ｒ
，，Ｒ，による分圧値）を越えて高レベルとなる。よっ
て抵抗Ｒ４？Ｒ５の分圧点すなわちシュミット回路７の
入力側に電圧が現われ、アンド回路６の出力信号ｅは高
レベルとなる。従って、この出力信号ｅの変化により発
振停止を検出することができる。
が停止したとすると、アンド回路６の入力は一方（例え
ば信号ｄ）が高レベルのまま停止し、このとき他方（信
号Ｃ）は低レベルであるが、コンデンサＣ２の充電によ
ってそのレベルが徐々に上昇していき、コンデンサｃ２
および抵抗Ｒ１にょる時定数にて定まる検出時間Ｔを経
過した後、時刻ｔ２においてしきい値（ＶｉＨ：抵抗Ｒ
，，Ｒ，による分圧値）を越えて高レベルとなる。よっ
て抵抗Ｒ４？Ｒ５の分圧点すなわちシュミット回路７の
入力側に電圧が現われ、アンド回路６の出力信号ｅは高
レベルとなる。従って、この出力信号ｅの変化により発
振停止を検出することができる。
なお、この実施例によれば、各微分回路４，５を構成す
るコンデンサＣ工、Ｃ２および抵抗Ｒ２゜Ｒ１の値を代
えることで１発振停止からその検出に至るまでの検出時
間Ｔを自由に設定できるから。
るコンデンサＣ工、Ｃ２および抵抗Ｒ２゜Ｒ１の値を代
えることで１発振停止からその検出に至るまでの検出時
間Ｔを自由に設定できるから。
理論的には監視発振信号の周波数に対して無制限に対応
することができる。
することができる。
（発明の効果）
以上詳述したように１本発明は各微分回路の出力信号の
論理の一致によって発振の停止を検出するもので、微分
回路としてはコンデンサおよび抵抗、またアンド回路と
してはダイオードと抵抗等、受動素子を主体とした回路
構成にて実現可能であるから、僅かなコストで信頼性の
高い発振停止検出回路を提供することができる。
論理の一致によって発振の停止を検出するもので、微分
回路としてはコンデンサおよび抵抗、またアンド回路と
してはダイオードと抵抗等、受動素子を主体とした回路
構成にて実現可能であるから、僅かなコストで信頼性の
高い発振停止検出回路を提供することができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図における各点の波形を示すタイミングチャート、第３
図は従来例を示す発振異常検出回路のブロック図である
。 １・・・ＦＥＴ ２，７・・・シュミット回
路３・・・反転回路 ４，５・・・微分回路６・
・・アンド回路 Ｃ１，Ｃ，・・・コンデンサＤ１
．Ｄ、・・・ダイオード Ｒよ〜Ｒ９・・・抵抗Ｉ
Ｎ・・・入力端子 ＯＵＴ・・・出力端子Ｌ１
・・・電源ライン Ｌ２・・・アースライン特許
出願人 富士電機株式会社 （外１名）
図における各点の波形を示すタイミングチャート、第３
図は従来例を示す発振異常検出回路のブロック図である
。 １・・・ＦＥＴ ２，７・・・シュミット回
路３・・・反転回路 ４，５・・・微分回路６・
・・アンド回路 Ｃ１，Ｃ，・・・コンデンサＤ１
．Ｄ、・・・ダイオード Ｒよ〜Ｒ９・・・抵抗Ｉ
Ｎ・・・入力端子 ＯＵＴ・・・出力端子Ｌ１
・・・電源ライン Ｌ２・・・アースライン特許
出願人 富士電機株式会社 （外１名）
Claims (1)
- ２値化された監視するべき発振信号が入力される反転回
路と、前記発振信号が微分される第１の微分回路と、前
記反転回路の出力信号が微分される第２の微分回路と、
前記第１および第２の微分回路の出力信号の論理の一致
により発振の停止を検出するアンド回路とを備えたこと
を特徴とする発振停止検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13151086A JPS62287701A (ja) | 1986-06-06 | 1986-06-06 | 発振停止検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13151086A JPS62287701A (ja) | 1986-06-06 | 1986-06-06 | 発振停止検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62287701A true JPS62287701A (ja) | 1987-12-14 |
Family
ID=15059720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13151086A Pending JPS62287701A (ja) | 1986-06-06 | 1986-06-06 | 発振停止検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62287701A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151666A (en) * | 1991-01-30 | 1992-09-29 | Nec Corporation | Oscillation stoppage detection circuit |
| US5304958A (en) * | 1992-11-20 | 1994-04-19 | Motorola, Inc. | Saw oscillator gain amplifier with auto phase shift |
-
1986
- 1986-06-06 JP JP13151086A patent/JPS62287701A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151666A (en) * | 1991-01-30 | 1992-09-29 | Nec Corporation | Oscillation stoppage detection circuit |
| US5304958A (en) * | 1992-11-20 | 1994-04-19 | Motorola, Inc. | Saw oscillator gain amplifier with auto phase shift |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3582882A (en) | Randomness monitor | |
| US3469196A (en) | Electrical signal phase comparator | |
| CN107957547A (zh) | 一种直流接触器检测系统 | |
| US3916328A (en) | Zero crossover detector with variable hysteresis | |
| US20230324442A1 (en) | Alternating current resistance detection circuit and system | |
| US3219935A (en) | Measuring-counting system for determining and control-circuit for continuously providing exact multiple of unknown frequency input | |
| JPS62287701A (ja) | 発振停止検出回路 | |
| CN211785919U (zh) | 一种高精度晶振测试电路 | |
| JPS6260851B2 (ja) | ||
| KR900001808B1 (ko) | 입력회로 | |
| CN217406515U (zh) | 一种具有滤波功能的磁开关 | |
| CN115684750A (zh) | 一种基于相位差式开关柜二次核相仪 | |
| JPH11337658A (ja) | 金属物体の検出装置 | |
| US3439181A (en) | Dual set point solid state relay | |
| SU1041955A1 (ru) | Устройство дл сравнени фаз двух электрических величин | |
| US7224193B2 (en) | Current-voltage conversion circuit | |
| US3309614A (en) | Voltage detection circuit | |
| US3770985A (en) | Voltage comparator structure and method | |
| JPH06260924A (ja) | フローティング検出回路 | |
| SU1205065A1 (ru) | Преобразователь емкости в частоту | |
| JPH0351748Y2 (ja) | ||
| SU1725143A1 (ru) | Устройство допускового контрол посто нного напр жени | |
| SU447624A1 (ru) | Устройство дл измерени пиковых значений электрических сигналов | |
| SU1275484A1 (ru) | Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений | |
| RU2153176C1 (ru) | Преобразователь емкости в интервал времени |