JPS62296264A - デ−タ処理システムの構成制御方式 - Google Patents
デ−タ処理システムの構成制御方式Info
- Publication number
- JPS62296264A JPS62296264A JP61140530A JP14053086A JPS62296264A JP S62296264 A JPS62296264 A JP S62296264A JP 61140530 A JP61140530 A JP 61140530A JP 14053086 A JP14053086 A JP 14053086A JP S62296264 A JPS62296264 A JP S62296264A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- cpu
- retrial
- failure
- duplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000007704 transition Effects 0.000 claims description 6
- 238000010348 incorporation Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000009269 systemic vascular permeability Effects 0.000 description 12
- 230000009977 dual effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
〔産業上の利用分野〕
本発明は、データ処理システムの構成制御方式に関し、
特にマルチプロセッサシステムとデュプレックスシステ
ムの動的な切替えが可能なシステムにおける装置障害管
理と構成制御に関する。。
特にマルチプロセッサシステムとデュプレックスシステ
ムの動的な切替えが可能なシステムにおける装置障害管
理と構成制御に関する。。
データ処理システムのシステム構成方式は、プロセッサ
台数と構成により分類するとシングルプロセッサシステ
ム、マルチプロセッサシステム。
台数と構成により分類するとシングルプロセッサシステ
ム、マルチプロセッサシステム。
デュプレックスシステムおよびデュアルプロセ・ソサシ
ステムの各構成形態がある。
ステムの各構成形態がある。
−ａの汎用コンピュータシステムにおいては上記のうち
デュアルプロセッサシステムを除いた各種システムが任
意に選択できる構成となっている。
デュアルプロセッサシステムを除いた各種システムが任
意に選択できる構成となっている。
さらにマルチプロセッサシステムとデュプレックスシス
テムは同一のシステムにおいて動的に切替運用できるシ
ステムが実現されている。
テムは同一のシステムにおいて動的に切替運用できるシ
ステムが実現されている。
すなわち、ある時間帯においては全体を１つのマルチプ
ロセッサシステムとして構成、運用し、別な時間帯では
２つの独立な系を構成し一方をオンライン系、他方をバ
ッチ系として運用するデュプレックスシステムとする運
用形態であり両システム構成の切替時においてもオンラ
インサービスを中断することなくジョブ実行の連続性を
保ちながら切替えるものである。
ロセッサシステムとして構成、運用し、別な時間帯では
２つの独立な系を構成し一方をオンライン系、他方をバ
ッチ系として運用するデュプレックスシステムとする運
用形態であり両システム構成の切替時においてもオンラ
インサービスを中断することなくジョブ実行の連続性を
保ちながら切替えるものである。
一方、システム運転中の障害発生に対しては再試行や自
動再構成による障害部の切離し等のフォーパック機能に
よりシステムがダウンすることなく運転分継続する方式
が実現されている。
動再構成による障害部の切離し等のフォーパック機能に
よりシステムがダウンすることなく運転分継続する方式
が実現されている。
マルチとデュプレックスシステムの動的切替手順として
は、いまＡ系とＢ系の両プロセッサについて見るとまず
マルチプロセッサシステムからデュプレックスシステム
への移行はＡ系をオンライン系として残す場合Ｂ系のプ
ロセッサを順次切離してゆき、全てのプロセッサを切離
すとＡ系とＢ系間の接続を断ち、Ｂ系を独立に立上げて
バッチ系として運用しデュプレックスシステムとして構
成する。
は、いまＡ系とＢ系の両プロセッサについて見るとまず
マルチプロセッサシステムからデュプレックスシステム
への移行はＡ系をオンライン系として残す場合Ｂ系のプ
ロセッサを順次切離してゆき、全てのプロセッサを切離
すとＡ系とＢ系間の接続を断ち、Ｂ系を独立に立上げて
バッチ系として運用しデュプレックスシステムとして構
成する。
デュプレックスシステムからマルチプロセッサシステム
への移行はＢ系のバッチ系のジョブを全てクローズし、
Ｂ系システムを停止したのちＡ系とＢ系間の接続を有効
状態とし、Ａ系からＢ系のプロセッサを順次組込んでゆ
くことによりＡ系のシステムを停止することなくマルチ
プロセッサシステムへの移行を実現している。
への移行はＢ系のバッチ系のジョブを全てクローズし、
Ｂ系システムを停止したのちＡ系とＢ系間の接続を有効
状態とし、Ａ系からＢ系のプロセッサを順次組込んでゆ
くことによりＡ系のシステムを停止することなくマルチ
プロセッサシステムへの移行を実現している。
上述したデータ処理システムの構成制御方式はマルチプ
ロセッサシステムとデュプレックスシステム間の動的な
移行においてたとえばデュプレックス運転中に障害か発
生して切離された装置または装置は接続されて動作中で
あるがキャッシュメモリのように部分的な故障部だけが
切離され装置がある場合、システムがマルチプロセッサ
システムに移行した時の再組込みにより、その障害を有
する装置を組込んでしまうと障害の再発によりシステム
全体がダウンするという問題があり、従来の方法では本
問題を回避するガード手段が無いという欠点がある。
ロセッサシステムとデュプレックスシステム間の動的な
移行においてたとえばデュプレックス運転中に障害か発
生して切離された装置または装置は接続されて動作中で
あるがキャッシュメモリのように部分的な故障部だけが
切離され装置がある場合、システムがマルチプロセッサ
システムに移行した時の再組込みにより、その障害を有
する装置を組込んでしまうと障害の再発によりシステム
全体がダウンするという問題があり、従来の方法では本
問題を回避するガード手段が無いという欠点がある。
本発明のデータ処理システムの構成制御方式は、中央処
理装置、入出力処理装置、主記憶装置およびサービスプ
ロセッサを有する本体系システム２組からなるデータ処
理システムにおいて、前記２つの系は同一のオペレーテ
ィングシステムのもとに動作するマルチプロセッサシス
テムと、各基が独立のオペレーティングシステで動作す
るデュプレックスシステムのいずれかのシステム構成で
動作でき、両システム構成間の移行を動的に行うことが
できるものにして、上記サービスプロセ・ソサはマルチ
プロセッサシステム構成時には上記２つの系の各装置の
障害状態情報を保持し、デユアル・ツクスジステム構成
時には自系に属する装置の障害状態情報を保持する手段
とデュプレックスシステムからマルチプロセッサシステ
ム構成に移行した時に両系のサービスプロセッサ間の障
害状態情報の一致処理を行う手段を有し、がっ前記中央
処理装置、入出力処理装置および主記憶装置をシステム
に組込む渇き前記障害状態情報の内容に従って組込みを
抑止する手段を有している。
理装置、入出力処理装置、主記憶装置およびサービスプ
ロセッサを有する本体系システム２組からなるデータ処
理システムにおいて、前記２つの系は同一のオペレーテ
ィングシステムのもとに動作するマルチプロセッサシス
テムと、各基が独立のオペレーティングシステで動作す
るデュプレックスシステムのいずれかのシステム構成で
動作でき、両システム構成間の移行を動的に行うことが
できるものにして、上記サービスプロセ・ソサはマルチ
プロセッサシステム構成時には上記２つの系の各装置の
障害状態情報を保持し、デユアル・ツクスジステム構成
時には自系に属する装置の障害状態情報を保持する手段
とデュプレックスシステムからマルチプロセッサシステ
ム構成に移行した時に両系のサービスプロセッサ間の障
害状態情報の一致処理を行う手段を有し、がっ前記中央
処理装置、入出力処理装置および主記憶装置をシステム
に組込む渇き前記障害状態情報の内容に従って組込みを
抑止する手段を有している。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すシステム構成図である
。第１図において、本実施例はシステム当り最大４台の
中央処理装置（以下ＣＰＵと記述する）１０，１１．２
０，２１．４台の入出カプロセッサ（以下ＩＯＰと記述
する）１４，１５゜２４．２５．２台のＭｃＵ（メモリ
制御装置）１２．２０．２台のメモリ制御装置（以下Ｍ
ＣＵと記述する）１３．２３．２台のサービスプロセッ
サ（以下ＳＶＰと記述する）１６．２６とにより構成さ
れる本体系サブシステムとその配下に接続される入出力
装置群からなる。
。第１図において、本実施例はシステム当り最大４台の
中央処理装置（以下ＣＰＵと記述する）１０，１１．２
０，２１．４台の入出カプロセッサ（以下ＩＯＰと記述
する）１４，１５゜２４．２５．２台のＭｃＵ（メモリ
制御装置）１２．２０．２台のメモリ制御装置（以下Ｍ
ＣＵと記述する）１３．２３．２台のサービスプロセッ
サ（以下ＳＶＰと記述する）１６．２６とにより構成さ
れる本体系サブシステムとその配下に接続される入出力
装置群からなる。
本システムにおいて２つの動作モードを有しており、１
つはＭ ＣＵ １３と２３間を接続状態とし全体を１つ
のＯ８制御下で動作するカップルモード（以下Ｃモード
（Ｃｏｕｐｌｅｄ Ｍｏｄｅ）と記述する）、池の１つ
はＭＣＵｌＢとＭＣＵ２３間の接続パス１００を切断状
態としＭＣＵｌＢ側のＡ系とＭｔＪｃ２３側のＢ系とが
それぞれ全く独立なＯ８下動作するセパレートモード（
以下Ｓモード（Ｓｅｐａｒａｔｅ Ｍｏｄｅ）と記述す
る）とがある。
つはＭ ＣＵ １３と２３間を接続状態とし全体を１つ
のＯ８制御下で動作するカップルモード（以下Ｃモード
（Ｃｏｕｐｌｅｄ Ｍｏｄｅ）と記述する）、池の１つ
はＭＣＵｌＢとＭＣＵ２３間の接続パス１００を切断状
態としＭＣＵｌＢ側のＡ系とＭｔＪｃ２３側のＢ系とが
それぞれ全く独立なＯ８下動作するセパレートモード（
以下Ｓモード（Ｓｅｐａｒａｔｅ Ｍｏｄｅ）と記述す
る）とがある。
Ｓモードはデュプレックス運転用に使用するモードであ
り、入出力装置はいずれかの系にのみ接続される。たと
えばＤＫＵ３４はＤ Ｋ Ｃ３０とのインタフェースご
有効とされＡ系に、ＤＫＵ３５はＤＫＣ３Ｂとのインタ
フェースが有効とされＢ系に接続される。
り、入出力装置はいずれかの系にのみ接続される。たと
えばＤＫＵ３４はＤ Ｋ Ｃ３０とのインタフェースご
有効とされＡ系に、ＤＫＵ３５はＤＫＣ３Ｂとのインタ
フェースが有効とされＢ系に接続される。
ＣモードからＳモードへの移行、ＳモードからＣモード
への移行動作について以下示すＣモード時、ＭＣ０１３
と２３および両ＭＣＵに接続されるＣＰｔＪ、ＩＯＰ、
ＭＭＵは同一のＯＳ下で動作しているが、そこで動作し
ているジョブはＡ系により引継ぎ、Ｂ系を切離してＳモ
ードに移行する場合について示すと、まずＢ系を切離す
オペレータコマンドがオペレータより入力されるとＯ８
はＢ系のＣＰｔＪ２１の切離しコマンドによりＣＰＩＪ
２１を系から切離す。本切離し動作の詳細については本
特許と直接は関係ないため省略する。以下０３４１ＣＰ
ｔＪ２２．ｌ０Ｐ２４．ｌ０Ｐ２５．！＝１１１０次切
離してゆき、最後にＭＭＵ２０を切離すことによりＭＣ
Ｕ配下の全装置を切離すと、切離し完了メツセージを出
力する。本メツセージによりオペレータはモードスイッ
チの切替えを行いＣモードからＳモードへの切替えを行
う、Ｓモードへ移行するとＭＣＵｌ ３と２３との間の
パス１００は論理的に切断され、両ＭＣＵ間は独立とな
る。本状態ではＡ系のみシステム運転中でありＢ系は停
止状態となっている。
への移行動作について以下示すＣモード時、ＭＣ０１３
と２３および両ＭＣＵに接続されるＣＰｔＪ、ＩＯＰ、
ＭＭＵは同一のＯＳ下で動作しているが、そこで動作し
ているジョブはＡ系により引継ぎ、Ｂ系を切離してＳモ
ードに移行する場合について示すと、まずＢ系を切離す
オペレータコマンドがオペレータより入力されるとＯ８
はＢ系のＣＰｔＪ２１の切離しコマンドによりＣＰＩＪ
２１を系から切離す。本切離し動作の詳細については本
特許と直接は関係ないため省略する。以下０３４１ＣＰ
ｔＪ２２．ｌ０Ｐ２４．ｌ０Ｐ２５．！＝１１１０次切
離してゆき、最後にＭＭＵ２０を切離すことによりＭＣ
Ｕ配下の全装置を切離すと、切離し完了メツセージを出
力する。本メツセージによりオペレータはモードスイッ
チの切替えを行いＣモードからＳモードへの切替えを行
う、Ｓモードへ移行するとＭＣＵｌ ３と２３との間の
パス１００は論理的に切断され、両ＭＣＵ間は独立とな
る。本状態ではＡ系のみシステム運転中でありＢ系は停
止状態となっている。
次にＢ系をＡ系とは独立に立上げることによりデュプレ
ックス運転形態に移行する。ＳモードがらＣモードへの
移行としてＡ系のオンラインジョブを引継ぐ場合につい
て示すと、まず、Ｂ系のシステムは通常のシステムクロ
ーズ処理により処理中のジョブを停止しシステムを停止
、各装置を初期状態にイニシャライズする。次にオペレ
ータはモードスイッチをＳモードからＣモードに切替え
たのち、Ａ系のＯＳに対してＢ系の組込みコマンドを入
力する。
ックス運転形態に移行する。ＳモードがらＣモードへの
移行としてＡ系のオンラインジョブを引継ぐ場合につい
て示すと、まず、Ｂ系のシステムは通常のシステムクロ
ーズ処理により処理中のジョブを停止しシステムを停止
、各装置を初期状態にイニシャライズする。次にオペレ
ータはモードスイッチをＳモードからＣモードに切替え
たのち、Ａ系のＯＳに対してＢ系の組込みコマンドを入
力する。
Ｃモードへの切替えによりパス１００は論理的に接続状
態となり、組込みコマンドによりＯ８はＢ系のＭ Ｍ
Ｕ ２０の組込み、ＣＰＵ２１．２２の組込み、■○Ｐ
２４，２５の組込みを順次実行し、最終的にはＢ系の全
装置の組込みを行い全体を１つのＯ８の制御下に置く。
態となり、組込みコマンドによりＯ８はＢ系のＭ Ｍ
Ｕ ２０の組込み、ＣＰＵ２１．２２の組込み、■○Ｐ
２４，２５の組込みを順次実行し、最終的にはＢ系の全
装置の組込みを行い全体を１つのＯ８の制御下に置く。
以下示した例ではＣモードからＳモードへの移行ではＣ
モードで実行中のジョブをＡ系に引継ぎ、Ｓモードから
Ｃモードへの移行ではＡ系で実行中のジョブをＣモード
として引継ぐことによりいずれの場合もシステムを中断
することなく系構成の切替えを行うことが出来る。
モードで実行中のジョブをＡ系に引継ぎ、Ｓモードから
Ｃモードへの移行ではＡ系で実行中のジョブをＣモード
として引継ぐことによりいずれの場合もシステムを中断
することなく系構成の切替えを行うことが出来る。
次に装置の障害状態管理方法について説明する。
装置に障害が発生した場合、その障害を回避して処理を
続行しようとするフォールバック処理が行われる。ＣＰ
Ｕ障害の場合について以下に示すとＣＰＵｌ０で障害が
発生するとＣＰ Ｕ １０は実行中の動作を直ちに停止
し、５ＶＰ１６に障害報告を行う。ＳＶＰ １６はＣＰ
Ｕｌ０の内部状態をログアウトしたのち再試行可否の判
断を行い再試行可能な場合は、ＣＰＵｌ０の内部状態を
再試行開始の状態に戻し再試行を起動する。本再試行が
成功した場合は処理を継続、再試行が失敗した場合はＣ
ＰＵｌ０をシステムから切離し本ＣＰ Ｕ １０で実行
中の状態をＣＰｔＪｌｌに移して同様の再試行処理を行
う。また、ＣＰＬＩＩＯの障害個所がキャッシュメモリ
のように部分的に切離し可能な場合には部分的な切離し
を行い再試行を行う。この場合、再試行は成功すること
になる。このように障害に対するフォールパック処理を
行い、ＣＰＵ全体、またはＣＰＵ内の部分的なハードウ
ェアを切離した場合、Ｓ Ｖ Ｐ １６はその障害状態
を示す管理情報をＤＫＵ １７内に蓄え保持している。
続行しようとするフォールバック処理が行われる。ＣＰ
Ｕ障害の場合について以下に示すとＣＰＵｌ０で障害が
発生するとＣＰ Ｕ １０は実行中の動作を直ちに停止
し、５ＶＰ１６に障害報告を行う。ＳＶＰ １６はＣＰ
Ｕｌ０の内部状態をログアウトしたのち再試行可否の判
断を行い再試行可能な場合は、ＣＰＵｌ０の内部状態を
再試行開始の状態に戻し再試行を起動する。本再試行が
成功した場合は処理を継続、再試行が失敗した場合はＣ
ＰＵｌ０をシステムから切離し本ＣＰ Ｕ １０で実行
中の状態をＣＰｔＪｌｌに移して同様の再試行処理を行
う。また、ＣＰＬＩＩＯの障害個所がキャッシュメモリ
のように部分的に切離し可能な場合には部分的な切離し
を行い再試行を行う。この場合、再試行は成功すること
になる。このように障害に対するフォールパック処理を
行い、ＣＰＵ全体、またはＣＰＵ内の部分的なハードウ
ェアを切離した場合、Ｓ Ｖ Ｐ １６はその障害状態
を示す管理情報をＤＫＵ １７内に蓄え保持している。
本管理情報は第２図に示すようにＣＰＵ、ＭＭＵ、ＭＣ
Ｕ、ＩＯＰの各装置対応に複数のビットを有しており、
たとえばＣＰｔＪ １０のワードのピッＩ−０はＣＰＵ
ｌ０が障害状態にあるか否かを示し、ビット１〜５はキ
ャッシュメモリの各行の切離し単位で対応する行が障害
か否かを示している。
Ｕ、ＩＯＰの各装置対応に複数のビットを有しており、
たとえばＣＰｔＪ １０のワードのピッＩ−０はＣＰＵ
ｌ０が障害状態にあるか否かを示し、ビット１〜５はキ
ャッシュメモリの各行の切離し単位で対応する行が障害
か否かを示している。
Ｃモードの場合、各装置の障害発生時、その障害情報は
５ＶＰ１６と２６との間で通信を行い両ＳＶＰ配下の管
理情報を実行することにより両方の内容は常に一致する
ように管理される。
５ＶＰ１６と２６との間で通信を行い両ＳＶＰ配下の管
理情報を実行することにより両方の内容は常に一致する
ように管理される。
本管理情報は切離されている装置がシステムに組込まれ
る場合に参照され組込み可否の判断に使用される。ＣＰ
Ｕｌ０が切離し状態にあるとき、その装置の切離しコマ
ンドがＣＰＵＩＩ上で実行されたとするとＣＰＵＩＩは
５ＶＰ１６に対して通信を行いＣＰＵｌ０の状態情報を
入手する。
る場合に参照され組込み可否の判断に使用される。ＣＰ
Ｕｌ０が切離し状態にあるとき、その装置の切離しコマ
ンドがＣＰＵＩＩ上で実行されたとするとＣＰＵＩＩは
５ＶＰ１６に対して通信を行いＣＰＵｌ０の状態情報を
入手する。
その内容が障害状態にあるハードウェア部を含んでいる
ことを示しているとＣＰＵｌ０の組込みは抑止し、すべ
て正常状態を示しているとシステムへの組込み処理を行
う９本処理により障害状態にある装置を誤って組込もう
とした時は必ず抑止するため、誤って組込んだのちに障
害が再発しシステムがダウンするようなことを完全に保
証できる。
ことを示しているとＣＰＵｌ０の組込みは抑止し、すべ
て正常状態を示しているとシステムへの組込み処理を行
う９本処理により障害状態にある装置を誤って組込もう
とした時は必ず抑止するため、誤って組込んだのちに障
害が再発しシステムがダウンするようなことを完全に保
証できる。
５ＶＰ１６と２６との管理情報はＣモードの場合は必ず
一致しているが、Ｓモードの場合、ＳＶＰ）１６はＡ系
の各装置の状態のみを管理し、Ｓ ＶＰ２６はＢ系の各
装置の状態のみを管理している。
一致しているが、Ｓモードの場合、ＳＶＰ）１６はＡ系
の各装置の状態のみを管理し、Ｓ ＶＰ２６はＢ系の各
装置の状態のみを管理している。
そこでＳモードからＣモードに移行した時点では５ＶＰ
１６と２６との内容はくい違うことになるが、Ｃモード
への切替わりにより５ＶＰ１６の割込みが発生する。本
割込みによりＳＶＰ １６はＭＣＵｌＢ、２３を介して
５ＶＰ１６への通信を行うことによりＡ光装置状態の５
ＶＰ２６への反映とＢ系装置状！９の５ＶＰ１６への反
映により両ＳＶＰの管理情報を最新かつ一致した状態と
する。
１６と２６との内容はくい違うことになるが、Ｃモード
への切替わりにより５ＶＰ１６の割込みが発生する。本
割込みによりＳＶＰ １６はＭＣＵｌＢ、２３を介して
５ＶＰ１６への通信を行うことによりＡ光装置状態の５
ＶＰ２６への反映とＢ系装置状！９の５ＶＰ１６への反
映により両ＳＶＰの管理情報を最新かつ一致した状態と
する。
次にＡ系からＢ光装置を組込もうとする時、先に示した
ようにＳＶＰ下の情報を参照することにより故障装置の
組込みは抑止される。
ようにＳＶＰ下の情報を参照することにより故障装置の
組込みは抑止される。
以上説明したように本発明はＣモードとＳモードが動的
に切替可能なシステムにおいて、各装置の障害状態の情
報をＳＶＰにより保持して管理すること、およびＳモー
ドからＣモードに移行した時、各系毎に管理された情報
をＳＶＰ間で送受して一致処理を行うことにより、ＳＶ
Ｐはその制御下にある装置の状態として常に最新の情報
を有することになり、ＳモードからＣモードに移行する
時に組込まれる側の系に障害状態の装置が有ったとして
もその組込み過程で本情報を参照することにより組込み
は抑止されることになり、システムダウンを誘発しない
完全なるガード手段が実現されることになる。
に切替可能なシステムにおいて、各装置の障害状態の情
報をＳＶＰにより保持して管理すること、およびＳモー
ドからＣモードに移行した時、各系毎に管理された情報
をＳＶＰ間で送受して一致処理を行うことにより、ＳＶ
Ｐはその制御下にある装置の状態として常に最新の情報
を有することになり、ＳモードからＣモードに移行する
時に組込まれる側の系に障害状態の装置が有ったとして
もその組込み過程で本情報を参照することにより組込み
は抑止されることになり、システムダウンを誘発しない
完全なるガード手段が実現されることになる。
第１図は本発明の一実施例を示すシステム構成図、第２
図はＳＶＰにおける各装置の障害状態管理テーブルを示
す図である。 １０．１１，２０．２１・・・中央処理装置（ＣＰＵ）
、１２．２２・・・主記憶装置（ＭＭＵ）、１３゜２３
・・・メモリ制御装置（ＭＣＵ）、１４．１５゜２４．
２５・・・入出力処理プロセッサ（ＩＯＰ）、１４０〜
１４．．１５０〜１５０．２４０〜２４゜、２５０〜２
５□・・・チャネル、１６．２６・・・サービスプロセ
ッサ、１７，２７．３−４．３５・・・ディスク装置、
３０〜３３・・・ディスク制御装置。 ／′−一
図はＳＶＰにおける各装置の障害状態管理テーブルを示
す図である。 １０．１１，２０．２１・・・中央処理装置（ＣＰＵ）
、１２．２２・・・主記憶装置（ＭＭＵ）、１３゜２３
・・・メモリ制御装置（ＭＣＵ）、１４．１５゜２４．
２５・・・入出力処理プロセッサ（ＩＯＰ）、１４０〜
１４．．１５０〜１５０．２４０〜２４゜、２５０〜２
５□・・・チャネル、１６．２６・・・サービスプロセ
ッサ、１７，２７．３−４．３５・・・ディスク装置、
３０〜３３・・・ディスク制御装置。 ／′−一
Claims (1)
- 中央処理装置、入出力処理装置、主記憶装置およびサー
ビスプロセッサを有する本体系システム２組からなるデ
ータ処理システムにおいて、前記２つの系は同一のオペ
レーティングシステムのもとに動作するマルチプロセッ
サシステムと、各系が独立のオペレーティングシステで
動作するデュプレックスシステムのいずれかのシステム
構成で動作でき、両システム構成間の移行を動的に行う
ことができるものにして、上記サービスプロセッサはマ
ルチプロセッサシステム構成時には上記２つの系の各装
置の障害状態情報を保持し、デュプレックスシステム構
成時には自系に属する装置の障害状態情報を保持する手
段とデュプレックスシステムからマルチプロセッサシス
テム構成に移行した時に両系のサービスプロセッサ間の
障害状態情報の一致処理を行う手段を有し、前記中央処
理装置、入出力処理装置および主記憶装置をシステムに
組込む場合前記障害状態情報の内容に従って組込みを抑
止する手段を有することを特徴とするデータ処理システ
ムの構成制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140530A JPS62296264A (ja) | 1986-06-16 | 1986-06-16 | デ−タ処理システムの構成制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140530A JPS62296264A (ja) | 1986-06-16 | 1986-06-16 | デ−タ処理システムの構成制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62296264A true JPS62296264A (ja) | 1987-12-23 |
Family
ID=15270811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61140530A Pending JPS62296264A (ja) | 1986-06-16 | 1986-06-16 | デ−タ処理システムの構成制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62296264A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026954A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 運用管理システム及び運用管理サーバ装置及び運用管理方法及び運用管理プログラム及び管理対象ノード |
| JP2011065528A (ja) * | 2009-09-18 | 2011-03-31 | Toyota Motor Corp | マルチプロセッサシステム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113171A (en) * | 1980-12-30 | 1982-07-14 | Fujitsu Ltd | System constitution control system |
| JPS59135554A (ja) * | 1983-01-24 | 1984-08-03 | Fujitsu Ltd | 計算機システム間通信方式 |
| JPS61108828A (ja) * | 1984-10-29 | 1986-05-27 | ゼネラル モーターズ コーポレーシヨン | 内燃機関の調節自在渦流発生手段 |
-
1986
- 1986-06-16 JP JP61140530A patent/JPS62296264A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113171A (en) * | 1980-12-30 | 1982-07-14 | Fujitsu Ltd | System constitution control system |
| JPS59135554A (ja) * | 1983-01-24 | 1984-08-03 | Fujitsu Ltd | 計算機システム間通信方式 |
| JPS61108828A (ja) * | 1984-10-29 | 1986-05-27 | ゼネラル モーターズ コーポレーシヨン | 内燃機関の調節自在渦流発生手段 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008026954A (ja) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | 運用管理システム及び運用管理サーバ装置及び運用管理方法及び運用管理プログラム及び管理対象ノード |
| JP2011065528A (ja) * | 2009-09-18 | 2011-03-31 | Toyota Motor Corp | マルチプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552651B2 (ja) | 再構成可能なデュアル・プロセッサ・システム | |
| US5812748A (en) | Method for improving recovery performance from hardware and software errors in a fault-tolerant computer system | |
| KR100557399B1 (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
| US6260158B1 (en) | System and method for fail-over data transport | |
| US6321346B1 (en) | External storage | |
| US20190303255A1 (en) | Cluster availability management | |
| KR920003497B1 (ko) | 억세스 손실 처리용 시스템 및 그 보호방법 | |
| US5696895A (en) | Fault tolerant multiple network servers | |
| JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
| JP2003508847A (ja) | ミラーリング・デバイス群に格納されているデータの一貫性を維持する方法および装置 | |
| US20070043972A1 (en) | Systems and methods for split mode operation of fault-tolerant computer systems | |
| JP3537281B2 (ja) | 共有ディスク型多重系システム | |
| JP5287974B2 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
| JPS62296264A (ja) | デ−タ処理システムの構成制御方式 | |
| JPH07121395A (ja) | 予備装置優先選択方法 | |
| JPS6113627B2 (ja) | ||
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPH0460750A (ja) | クラスタ停止装置 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPS59206973A (ja) | ジョブのバックアップ方法 | |
| Di Giovanni et al. | H/W and S/W redundancy techniques for 90's rotorcraft computers | |
| JPH09146853A (ja) | 二重化計算機及びその障害系復旧方法 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 |