JPS6229962B2 - - Google Patents
Info
- Publication number
- JPS6229962B2 JPS6229962B2 JP53071287A JP7128778A JPS6229962B2 JP S6229962 B2 JPS6229962 B2 JP S6229962B2 JP 53071287 A JP53071287 A JP 53071287A JP 7128778 A JP7128778 A JP 7128778A JP S6229962 B2 JPS6229962 B2 JP S6229962B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- power
- power supply
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は種々の電源の電圧，電流，その他の
変動を観測し、電源の異常や負荷の異常等を検出
する回路に関するものである。
変動を観測し、電源の異常や負荷の異常等を検出
する回路に関するものである。
第１図は従来の電源観測回路の一例である停電
復電検出回路であり、同図において、１は停電，
復電を検出しようとする多相交流電源、２は整流
トランス、３は整流回路、１２はコンパレータの
反転入力端子に接続された入力抵抗、１３はコン
パレータの非反転入力端子に接続された基準信号
源、１４はコンパレータ、１５はコンパレータの
出力端子と非反転入力端子との間に接続されたヒ
ステリシス特性を作るための帰還抵抗である。
復電検出回路であり、同図において、１は停電，
復電を検出しようとする多相交流電源、２は整流
トランス、３は整流回路、１２はコンパレータの
反転入力端子に接続された入力抵抗、１３はコン
パレータの非反転入力端子に接続された基準信号
源、１４はコンパレータ、１５はコンパレータの
出力端子と非反転入力端子との間に接続されたヒ
ステリシス特性を作るための帰還抵抗である。
従来の停電復電検出回路は上記のように構成さ
れ、コンパレータ１４は１ケのみであり、又無停
電々源装置の停電検出用として用いるような場合
は、特に停電検出に速い動作が求められるので、
遅れ時間はほとんどないのが普通である。このた
め、交流電源１が小形の発電機等電圧変動の大き
い電源である場合、変圧変動に対して停電検出を
してしまうことがある。
れ、コンパレータ１４は１ケのみであり、又無停
電々源装置の停電検出用として用いるような場合
は、特に停電検出に速い動作が求められるので、
遅れ時間はほとんどないのが普通である。このた
め、交流電源１が小形の発電機等電圧変動の大き
い電源である場合、変圧変動に対して停電検出を
してしまうことがある。
この誤検出を防ぐためには、コンパレータの停
電検出レベルを低く選ぶ必要があるが、通常この
値には下限がある。
電検出レベルを低く選ぶ必要があるが、通常この
値には下限がある。
なお、帰還抵抗１５は停電，復電の検出をくり
返さないようにするためのもので、復電検出レベ
ルは停電検出レベルより数％高く設定するのが普
通である。
返さないようにするためのもので、復電検出レベ
ルは停電検出レベルより数％高く設定するのが普
通である。
上記のように、コンパレータ１ケで停電，復電
の検出をする方式では、電圧変動の大きな電源系
統の場合、あるいは停電，復電検出条件が複数レ
ベルで複雑である場合等に検出レベルの設定が難
しいという欠点があつた。
の検出をする方式では、電圧変動の大きな電源系
統の場合、あるいは停電，復電検出条件が複数レ
ベルで複雑である場合等に検出レベルの設定が難
しいという欠点があつた。
この発明は、電源状態の異常検出に際し、種々
の検出仕様を満たすことのできる電源観測回路を
得ることを目的とする。
の検出仕様を満たすことのできる電源観測回路を
得ることを目的とする。
以下この発明の一実施例を図について説明す
る。第２図はこの発明の一実施例を示す回路図で
あり、同図において、１〜３，１２〜１５につい
ては前記従来装置と同一構成であり、２０，２１
は遅延回路を構成するそれぞれ抵抗及びコンデン
サ、２２はコンパレータ２４の入力抵抗、２３は
基準信号源、２４はコンパレータ、２５はヒステ
リシス特性を作るための帰還抵抗、９０は論理積
（AND）ゲート回路である。又、同図中、アルフ
アベツトで示す各信号においてV1は多相交流整
流波形、V2は前記V1の信号が抵抗２０、コンデ
ンサ２１を経て平滑された、つまりこれらの定数
で定まる所定の時定数で遅延された信号であり、
V1，V2はそれぞれコンパレータ１４、コンパレ
ータ２４の入力信号である。又、Ａ，Ｂはそれぞ
れコンパレータ１４及びコンパレータ２４の出力
論理信号、ＸはANDゲート回路９０の出力信号
である。
る。第２図はこの発明の一実施例を示す回路図で
あり、同図において、１〜３，１２〜１５につい
ては前記従来装置と同一構成であり、２０，２１
は遅延回路を構成するそれぞれ抵抗及びコンデン
サ、２２はコンパレータ２４の入力抵抗、２３は
基準信号源、２４はコンパレータ、２５はヒステ
リシス特性を作るための帰還抵抗、９０は論理積
（AND）ゲート回路である。又、同図中、アルフ
アベツトで示す各信号においてV1は多相交流整
流波形、V2は前記V1の信号が抵抗２０、コンデ
ンサ２１を経て平滑された、つまりこれらの定数
で定まる所定の時定数で遅延された信号であり、
V1，V2はそれぞれコンパレータ１４、コンパレ
ータ２４の入力信号である。又、Ａ，Ｂはそれぞ
れコンパレータ１４及びコンパレータ２４の出力
論理信号、ＸはANDゲート回路９０の出力信号
である。
この発明による電源観測回路は上記のように構
成され、その動作を第３図および第４図について
説明する。
成され、その動作を第３図および第４図について
説明する。
第３図ａ，ｂ，ｃは停電時の動作、第４図は復
電時の動作をそれぞれ説明するための各部信号波
形図である。
電時の動作をそれぞれ説明するための各部信号波
形図である。
第２図の電源１を三相交流電源とし、整流回路
３を三相全波整流回路とし、整流波形V1をそれ
ぞれ第３図，第４図のように仮定する。なお、第
２図における各コンパレータ１４，２４の基準信
号Ref1，Ref2の値は第３図に図示するような一
定値とし、復電時の基準値は各コンパレータ１
４，２４のヒステリシス特性により、それぞれ
Ref1＋α１及びRef2＋α２という値で第４図に
図示するような一定値とする。又、第２図の各コ
ンパレータ１４，２４は、停電検出時はそれぞれ
交流電源電圧があると判断した場合、つまりV1
＞Ref1，V2＞Ref2の場合に出力１となるものと
し、又、復電検出時はV1＞Ref1＋α１，V2＞
Ref2＋α２の場合に出力１となるものとする。
３を三相全波整流回路とし、整流波形V1をそれ
ぞれ第３図，第４図のように仮定する。なお、第
２図における各コンパレータ１４，２４の基準信
号Ref1，Ref2の値は第３図に図示するような一
定値とし、復電時の基準値は各コンパレータ１
４，２４のヒステリシス特性により、それぞれ
Ref1＋α１及びRef2＋α２という値で第４図に
図示するような一定値とする。又、第２図の各コ
ンパレータ１４，２４は、停電検出時はそれぞれ
交流電源電圧があると判断した場合、つまりV1
＞Ref1，V2＞Ref2の場合に出力１となるものと
し、又、復電検出時はV1＞Ref1＋α１，V2＞
Ref2＋α２の場合に出力１となるものとする。
２つの基準信号の大きさは、Ref1＞Ref2のよ
うに設定するものとする。なお、最終出力信号Ｘ
は１が通常の状態を、０が停電状態を意味する信
号である。
うに設定するものとする。なお、最終出力信号Ｘ
は１が通常の状態を、０が停電状態を意味する信
号である。
第３図ａは、時刻t10で整流波形V1がステツプ
状に０になつた場合の各部波形を示す。この場合
はコンパレータ１４がt10にて働いてＡ＝０とな
り停電検出状態Ｘ＝０となる。
状に０になつた場合の各部波形を示す。この場合
はコンパレータ１４がt10にて働いてＡ＝０とな
り停電検出状態Ｘ＝０となる。
第３図ｂは、時刻t20で整流波形V1が短時間落
ち込んだ場合の各部波形を示す。この場合、もし
平滑形V2がRef2より小さくならなければコンパ
レータ１４、コンパレータ２４は共に状態変化を
起さず、つまり停電検出には至らない。
ち込んだ場合の各部波形を示す。この場合、もし
平滑形V2がRef2より小さくならなければコンパ
レータ１４、コンパレータ２４は共に状態変化を
起さず、つまり停電検出には至らない。
第３図ｃは、整流波形V1がRef1とRef2の間で
長時間ふらついている場合の各部波形を示す。こ
の場合、平滑波形V2は徐々に小さくなり時刻t30
でコンパレータ２４が状態変化しＢ＝０となり、
停電検出状態Ｘ＝０となる。
長時間ふらついている場合の各部波形を示す。こ
の場合、平滑波形V2は徐々に小さくなり時刻t30
でコンパレータ２４が状態変化しＢ＝０となり、
停電検出状態Ｘ＝０となる。
以上の説明により、第３図ｂ，ｃがこの発明に
特有な動作を示し、これらは次のようなことを意
味する。つまり、Ref2＞V1＞Ref1の間の短時間
の落ち込みに対しては停電検出しないが、この状
態が長時間続くようだと停電とみなし、検出動作
をする。又、もちろんRef1以下の落ち込みに対
しては瞬時の停電検出動作をする。
特有な動作を示し、これらは次のようなことを意
味する。つまり、Ref2＞V1＞Ref1の間の短時間
の落ち込みに対しては停電検出しないが、この状
態が長時間続くようだと停電とみなし、検出動作
をする。又、もちろんRef1以下の落ち込みに対
しては瞬時の停電検出動作をする。
なお、以上の説明では停電検出状態の出力論理
値Ｘを０とした場合、ANDゲート回路９０の停
電検出モードは、２つのコンパレータの停電検出
動作の論理積、つまり少なくともいづれか一方の
コンパレータが停電検出をすれば最終出力Ｘは停
電検出モードとなつていることを意味する。
値Ｘを０とした場合、ANDゲート回路９０の停
電検出モードは、２つのコンパレータの停電検出
動作の論理積、つまり少なくともいづれか一方の
コンパレータが停電検出をすれば最終出力Ｘは停
電検出モードとなつていることを意味する。
次に第４図は復電時の各部波形を示す。
図示のように、整流波形V1が徐々に復電して
きたとすると、t40でコンパレータ１４が復電検
出Ａ＝１となり、更にt41でコンパレータ２４が
復電検出Ｂ＝１となる。よつて、ANDゲート回
路９０の復電検出モードは前記２つのコンパレー
タの出力論理信号Ａ及びＢの論理積であるから、
t41で復電検出とみなし、Ｘ＝１となる。
きたとすると、t40でコンパレータ１４が復電検
出Ａ＝１となり、更にt41でコンパレータ２４が
復電検出Ｂ＝１となる。よつて、ANDゲート回
路９０の復電検出モードは前記２つのコンパレー
タの出力論理信号Ａ及びＢの論理積であるから、
t41で復電検出とみなし、Ｘ＝１となる。
以上、第３図，第４図の説明により、この発明
による停電復電検出回路の動作は次のような意味
をもつことがわかる。つまり、停電検出において
は、２つの基準信号Ref1，Ref2によつて区分さ
れる電源電圧の３つの範囲Ｖ＞Ref2，Ref2＞Ｖ
＞Ref1，Ref1＞Ｖについてそれぞれ検出動作が
異なり、復電検出においては、Ｖ＞Ref2＋α２
なる完全復電状態のみ検出するという特性を有す
る。
による停電復電検出回路の動作は次のような意味
をもつことがわかる。つまり、停電検出において
は、２つの基準信号Ref1，Ref2によつて区分さ
れる電源電圧の３つの範囲Ｖ＞Ref2，Ref2＞Ｖ
＞Ref1，Ref1＞Ｖについてそれぞれ検出動作が
異なり、復電検出においては、Ｖ＞Ref2＋α２
なる完全復電状態のみ検出するという特性を有す
る。
なお、停電復電検出のみでなく本発明によれば
過電圧，低電圧あるいは過電流の検出等において
も同様の考え方により、種々の検出仕様のものに
ついて適用可能である。
過電圧，低電圧あるいは過電流の検出等において
も同様の考え方により、種々の検出仕様のものに
ついて適用可能である。
又、多相交流電源のみに限らず直流電源におい
ても上記のような種々の検出が可能であることは
いうまでもない。
ても上記のような種々の検出が可能であることは
いうまでもない。
以上説明したように、この発明によれば、入力
回路にそれぞれ異なつた時定数をもつコンパレー
タを２個用いることにより電源電圧，電流値の各
段階で電源観測条件を変え、種々の検出仕様を満
たすことができる電源観測回路が得られるという
効果がある。
回路にそれぞれ異なつた時定数をもつコンパレー
タを２個用いることにより電源電圧，電流値の各
段階で電源観測条件を変え、種々の検出仕様を満
たすことができる電源観測回路が得られるという
効果がある。
第１図は従来の電源観測回路の一例を示す回路
図、第２図はこの発明の一実施例を示す回路図、
第３図，第４図は第２図の回路の動作を説明する
ための各部信号波形図である。 図において、１４，２４はコンパレータ、２
０，２１は遅延回路を構成する抵抗とコンデン
サ、９０は論理積ゲート回路である。なお各図中
同一符号は同一又は相当部分を示すものとする。
図、第２図はこの発明の一実施例を示す回路図、
第３図，第４図は第２図の回路の動作を説明する
ための各部信号波形図である。 図において、１４，２４はコンパレータ、２
０，２１は遅延回路を構成する抵抗とコンデン
サ、９０は論理積ゲート回路である。なお各図中
同一符号は同一又は相当部分を示すものとする。
Claims (1)
- １ 直流電源の場合はその電圧波形に、多相交流
電源の場合はその整流電圧波形にそれぞれ比例す
る電源電圧信号が第１の入力抵抗を介して第１の
反転入力端子に入力され第１の基準信号が第１の
非反転入力端子に入力される第１のコンパレータ
と、この第１のコンパレータの出力端子と上記第
１の非反転入力端子との間に接続され上記第１の
コンパレータに所定のヒステリシス特性をもたせ
る第１の帰還抵抗と、上記第１の入力抵抗の入力
側端に一端が接続される抵抗とこの抵抗の他端と
接地との間に接続されるコンデンサとからなり上
記電源電圧信号を所定の時定数で遅延させた遅延
信号を上記抵抗とコンデンサとの接続点に出力す
る遅延回路と、上記遅延信号が第２の入力抵抗を
介して第２の反転入力端子に入力され上記第１の
基準信号より大なる第２の基準信号が第２の非反
転入力端子に入力される第２のコンパレータと、
この第２のコンパレータの出力端子と上記第２の
非反転入力端子との間に接続され上記２のコンパ
レータに所定のヒステリシス特性をもたせる第２
の帰還抵抗と、上記第１及び第２のコンパレータ
の出力信号の論理積をとるANDゲート回路とを
備えたことを特徴とする電源観測回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7128778A JPS54162150A (en) | 1978-06-12 | 1978-06-12 | Power supply observer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7128778A JPS54162150A (en) | 1978-06-12 | 1978-06-12 | Power supply observer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54162150A JPS54162150A (en) | 1979-12-22 |
| JPS6229962B2 true JPS6229962B2 (ja) | 1987-06-30 |
Family
ID=13456324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7128778A Granted JPS54162150A (en) | 1978-06-12 | 1978-06-12 | Power supply observer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54162150A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56151363A (en) * | 1980-04-25 | 1981-11-24 | Nippon Atom Ind Group Co Ltd | Monitoring device for power source voltage |
| JP4665563B2 (ja) * | 2005-03-09 | 2011-04-06 | オムロン株式会社 | 電圧不足警報方法、電圧不足警報回路ならびにスイッチング電源 |
| JP7257255B2 (ja) * | 2019-05-29 | 2023-04-13 | 株式会社ジェイテクト | 補助電源装置 |
-
1978
- 1978-06-12 JP JP7128778A patent/JPS54162150A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54162150A (en) | 1979-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060186892A1 (en) | Open-phase detecting method and apparatus | |
| US9692314B2 (en) | Detection circuit and three-phase AC-to-AC power converting apparatus incorporating the same | |
| WO2013153596A1 (ja) | 地絡検出回路およびそれを用いた電力変換装置 | |
| US5163172A (en) | Procedure and apparatus for the measurement of the currents in a frequency converter | |
| US4589050A (en) | Method and apparatus for the protection of a thyristor power conversion system | |
| US5548207A (en) | Missing phase detector | |
| US3745375A (en) | Phase unbalance or open-phase detecting apparatus | |
| JP3287121B2 (ja) | 電圧低下検出回路 | |
| JPH11174105A (ja) | 交流フィルタ回路の異常検出装置 | |
| JPS61139220A (ja) | 三相交流の欠相検出回路 | |
| JPS589528A (ja) | 交流モ−タ保護装置 | |
| JP2001309669A (ja) | 電圧形インバータ装置の欠相検出方法とその回路 | |
| CN115267306A (zh) | 一种掉电检测电路及方法、ac-dc电源模块 | |
| JPH071978B2 (ja) | インバ−タの欠相検出回路 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JP2723286B2 (ja) | 地絡検出装置 | |
| KR102551607B1 (ko) | 누전 차단기 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JPH1114682A (ja) | 電源欠相検出回路 | |
| JPH0622441A (ja) | 三相不平衡検出装置 | |
| JPS6334427Y2 (ja) | ||
| JPH1042488A (ja) | 電源装置 | |
| JPS5850112B2 (ja) | 静止形インバ−タ装置 | |
| JPH04140013A (ja) | 三相入力欠相検出方法および三相入力欠相検出装置 | |
| JPS59188335A (ja) | 地絡検出回路 |