JPS6230076Y2 - - Google Patents
Info
- Publication number
- JPS6230076Y2 JPS6230076Y2 JP1986080050U JP8005086U JPS6230076Y2 JP S6230076 Y2 JPS6230076 Y2 JP S6230076Y2 JP 1986080050 U JP1986080050 U JP 1986080050U JP 8005086 U JP8005086 U JP 8005086U JP S6230076 Y2 JPS6230076 Y2 JP S6230076Y2
- Authority
- JP
- Japan
- Prior art keywords
- address
- rhythm
- storage circuit
- counter
- rhythm pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は一曲演奏する間小節毎の所望のリズム
パターンを所望小節数だけ選択しこれらの複数組
を順次自動的に発音させるようにしたリズム発生
装置に関するものである。
パターンを所望小節数だけ選択しこれらの複数組
を順次自動的に発音させるようにしたリズム発生
装置に関するものである。
従来のリズム発生装置はあるリズムを選択する
と、普通一曲を通しそのリズムパターンを繰返え
し演奏する。しかし実際に人が演奏する場合のリ
ズムは同じパターンで一曲行なうことは稀であ
り、類種類のバリエーシヨンリズムを所々に加え
て演奏するのが通常であるから、これに比べると
従来のリズム発生装置のリズムは単調さの感じを
免れなかつた。
と、普通一曲を通しそのリズムパターンを繰返え
し演奏する。しかし実際に人が演奏する場合のリ
ズムは同じパターンで一曲行なうことは稀であ
り、類種類のバリエーシヨンリズムを所々に加え
て演奏するのが通常であるから、これに比べると
従来のリズム発生装置のリズムは単調さの感じを
免れなかつた。
最近、この単調さを除くため、バリエーシヨン
をもつたものが考えられているが、その複数のバ
リエーシヨンの移動は自動的に等時間間隔で行な
われるか、手動切換えを行なうものであつた。し
かし、前者では従来より緩和されてはいるが同サ
イクルで繰返えされるから依然単調さが感じら
れ、後者では両手両足を使用しての演奏では操作
が困難であるという問題点があつた。
をもつたものが考えられているが、その複数のバ
リエーシヨンの移動は自動的に等時間間隔で行な
われるか、手動切換えを行なうものであつた。し
かし、前者では従来より緩和されてはいるが同サ
イクルで繰返えされるから依然単調さが感じら
れ、後者では両手両足を使用しての演奏では操作
が困難であるという問題点があつた。
本考案は上述の問題点を解決するもので、その
目的はリズムパターンと繰り返し数を自由に選択
して順次組合せ、自動的に発音させるようにした
リズム発生装置を提供することである。
目的はリズムパターンと繰り返し数を自由に選択
して順次組合せ、自動的に発音させるようにした
リズム発生装置を提供することである。
前記目的を達成するため、本考案のリズム発生
装置はリズムクロツク発生器と、該リズムクロツ
ク発生器からのクロツクパルスを入力して所定小
節分で一巡するアドレス信号を出力する第１のア
ドレスカウンタと、複数個の記憶ユニツトからな
り、該各記憶ユニツトには各々所定小節分のリズ
ムパターンが記憶され、前記第１のアドレスカウ
ンタのアドレス信号によつて該リズムパターンが
読み出されるリズムパターン記憶部と、前記第１
のアドレスカウンタの桁上げによる小節数を計数
する小節カウンタと、前記リズムパターン記憶部
のうちの記憶ユニツトを曲の進行に沿つてアドレ
ス番号順に択一的に指定するための指定情報を２
進符号で記憶する指定情報記憶回路と、該指定情
報記憶回路で択一的に指定された前記リズムパタ
ーン記憶部のうちの１つの記憶ユニツトの読み出
し繰り返し小節回数を曲の進行に沿つてアドレス
番号順に２進符号で記憶する小節回数記憶回路
と、前記指定情報記憶回路の２進符号出力信号に
基づいて前記リズムパターン記憶部のうちの１つ
の記憶ユニツトを択一的に指定するデコーダと、
前記小節カウンタの出力信号と前記小節回数記憶
回路とが一致したときに一致信号を出力するとと
もに、前記小節カウンタをリセツトするコンパレ
ータと、該コンパレータからの一致信号を計数
し、該計数値によつて前記指定情報記憶回路およ
び前記小節回数記憶回路の各アドレスを順次読み
出す第２のアドレスカウンタと、を具えたことを
特徴とするものである。
装置はリズムクロツク発生器と、該リズムクロツ
ク発生器からのクロツクパルスを入力して所定小
節分で一巡するアドレス信号を出力する第１のア
ドレスカウンタと、複数個の記憶ユニツトからな
り、該各記憶ユニツトには各々所定小節分のリズ
ムパターンが記憶され、前記第１のアドレスカウ
ンタのアドレス信号によつて該リズムパターンが
読み出されるリズムパターン記憶部と、前記第１
のアドレスカウンタの桁上げによる小節数を計数
する小節カウンタと、前記リズムパターン記憶部
のうちの記憶ユニツトを曲の進行に沿つてアドレ
ス番号順に択一的に指定するための指定情報を２
進符号で記憶する指定情報記憶回路と、該指定情
報記憶回路で択一的に指定された前記リズムパタ
ーン記憶部のうちの１つの記憶ユニツトの読み出
し繰り返し小節回数を曲の進行に沿つてアドレス
番号順に２進符号で記憶する小節回数記憶回路
と、前記指定情報記憶回路の２進符号出力信号に
基づいて前記リズムパターン記憶部のうちの１つ
の記憶ユニツトを択一的に指定するデコーダと、
前記小節カウンタの出力信号と前記小節回数記憶
回路とが一致したときに一致信号を出力するとと
もに、前記小節カウンタをリセツトするコンパレ
ータと、該コンパレータからの一致信号を計数
し、該計数値によつて前記指定情報記憶回路およ
び前記小節回数記憶回路の各アドレスを順次読み
出す第２のアドレスカウンタと、を具えたことを
特徴とするものである。
以下本考案を実施例につき詳述する。
図は本考案の実施例の構成を示す説明図であ
る。同図において、リズムパターン記憶部ROM
（RAM）９１〜９oは異なるリズムパターンを小
節単位毎に記憶させリズムクロツクのアドレスに
応じて音源回路へ出力する。これらのどのROM
（RAM）９１〜９oを選択するかをあらかじめ指
定情報記憶回路RAM（ROM）６に記憶させてお
く、またこれらRAM（ROM）６に記憶させたリ
ズムパターンを何小節繰り返えすかの小節回数を
小節回数記憶回路RAM（ROM）７に記憶させて
おくものとする。
る。同図において、リズムパターン記憶部ROM
（RAM）９１〜９oは異なるリズムパターンを小
節単位毎に記憶させリズムクロツクのアドレスに
応じて音源回路へ出力する。これらのどのROM
（RAM）９１〜９oを選択するかをあらかじめ指
定情報記憶回路RAM（ROM）６に記憶させてお
く、またこれらRAM（ROM）６に記憶させたリ
ズムパターンを何小節繰り返えすかの小節回数を
小節回数記憶回路RAM（ROM）７に記憶させて
おくものとする。
リズムクロツク発生器１からのリズムクロツク
をアドレスカウンタ２に入力し、ROM（RAM）
９１〜９oのアドレスとする。たとえばアドレス
カウンタ２を24進とすると、ROM（RAM）９１
〜９oのビツト数は音源数ｍに対し24×ｍビツト
必要である。24クロツクで１小節と定めると、24
クロツク毎に小節カウンタ３は１ビツト進み、小
節回数記憶回路RAM（ROM）７の出力数とコン
パレータ５で比較し一致するまで計数する。一致
するとコンパレータ５から一致信号がアドレスカ
ウンタ４に入力して計数し、その計数値を指定情
報記憶回路RAM（ROM）６と小節回数記憶回路
RAM（ROM）７に送り、それぞれの内容を順次
読み出す。アドレスカウンタ４は一曲中にパター
ンを変化させる変化数ｎ、つまり小節回数記憶回
路RAM（ROM）７のワード数ｎと同じ進数であ
る。
をアドレスカウンタ２に入力し、ROM（RAM）
９１〜９oのアドレスとする。たとえばアドレス
カウンタ２を24進とすると、ROM（RAM）９１
〜９oのビツト数は音源数ｍに対し24×ｍビツト
必要である。24クロツクで１小節と定めると、24
クロツク毎に小節カウンタ３は１ビツト進み、小
節回数記憶回路RAM（ROM）７の出力数とコン
パレータ５で比較し一致するまで計数する。一致
するとコンパレータ５から一致信号がアドレスカ
ウンタ４に入力して計数し、その計数値を指定情
報記憶回路RAM（ROM）６と小節回数記憶回路
RAM（ROM）７に送り、それぞれの内容を順次
読み出す。アドレスカウンタ４は一曲中にパター
ンを変化させる変化数ｎ、つまり小節回数記憶回
路RAM（ROM）７のワード数ｎと同じ進数であ
る。
音源回路への出力は指定情報記憶回路RAM
（ROM）６の内容がデコーダ８で符号変換され、
ROM（RAM）９１〜９oの内容を読み出し送出
される。
（ROM）６の内容がデコーダ８で符号変換され、
ROM（RAM）９１〜９oの内容を読み出し送出
される。
以下、上述の構成につき動作を具体的に説明す
る。
る。
いま、演奏開始して、２小節まではROM９１
に記憶されているリズムパターンで小節数は２、
次の３小節はROM９２に記憶されている同種類
のバリエーシヨンリズムパターンで小節数は３、
さらに次の１小節はROM９１のリズムパターン
で小節数は１、以下任意に設定され、指定情報記
憶回路RAM６と小節回数記憶回路RAM７に記憶
させておく。
に記憶されているリズムパターンで小節数は２、
次の３小節はROM９２に記憶されている同種類
のバリエーシヨンリズムパターンで小節数は３、
さらに次の１小節はROM９１のリズムパターン
で小節数は１、以下任意に設定され、指定情報記
憶回路RAM６と小節回数記憶回路RAM７に記憶
させておく。
次に演奏を開始して、アドレスカウンタ２がリ
ズムクロツク発生器１からのリズムクロツクを計
数してROM９１〜９oにアドレスを入力する。
ズムクロツク発生器１からのリズムクロツクを計
数してROM９１〜９oにアドレスを入力する。
その時、指定情報記憶回路RAM６にはアドレ
スカウンタ４から信号（０，０，０）が出力され
ているものとし、デコーダ８を介してROM９１
を動作させるように信号が出力する。アドレスカ
ウンタ２は24クロツクを計数すると１パルスを小
節カウンタ３へ入力する。再度アドレスカウンタ
２が24クロツクを計数すると、さらに１パルスが
小節カウンタ３へ入力されて、信号（０，１，
０）を出力する。小節回数記憶回路７は当初アド
レスカウンタ４からの信号（０，０，０）が入力
され、信号（０，１，０）をコンパレータ５へ出
力している。そこで小節回数記憶回路RAM７と
小節カウンタ３の出力信号が一致し、一致信号の
１パルスをアドレスカウンタ４に出力し、その出
力信号を（０，０，１）とするとともに、小節カ
ウンタ３へリセツト信号を出力する。また小節回
数記憶回路RAM７はアドレスカウンタ４の信号
（０，０，１）を入力し信号（０，１，１）を出
力する。
スカウンタ４から信号（０，０，０）が出力され
ているものとし、デコーダ８を介してROM９１
を動作させるように信号が出力する。アドレスカ
ウンタ２は24クロツクを計数すると１パルスを小
節カウンタ３へ入力する。再度アドレスカウンタ
２が24クロツクを計数すると、さらに１パルスが
小節カウンタ３へ入力されて、信号（０，１，
０）を出力する。小節回数記憶回路７は当初アド
レスカウンタ４からの信号（０，０，０）が入力
され、信号（０，１，０）をコンパレータ５へ出
力している。そこで小節回数記憶回路RAM７と
小節カウンタ３の出力信号が一致し、一致信号の
１パルスをアドレスカウンタ４に出力し、その出
力信号を（０，０，１）とするとともに、小節カ
ウンタ３へリセツト信号を出力する。また小節回
数記憶回路RAM７はアドレスカウンタ４の信号
（０，０，１）を入力し信号（０，１，１）を出
力する。
指定情報記憶回路RAM６はアドレスカウンタ
４の信号（０，０，１）により、ROM９２を動
作させるように出力し、ROM９２のリズムパタ
ーンがアドレスカウンタ２のアドレス信号に応じ
て音源回路に出力される。
４の信号（０，０，１）により、ROM９２を動
作させるように出力し、ROM９２のリズムパタ
ーンがアドレスカウンタ２のアドレス信号に応じ
て音源回路に出力される。
次にアドレスカウンタ２から小節カウンタ３へ
３パルスが入力され信号（０，１，１）を出力す
ると、小節回数記憶回路RAM７の信号と一致す
るので、一致信号をアドレスカウンタ４に入力
し、１つ計数を進める。それによつて小節回数記
憶回路RAM７は信号（０，０，１）を出力し、
指定情報記憶回路RAM６はデコーダ８を介して
ROM９３を動作させる。
３パルスが入力され信号（０，１，１）を出力す
ると、小節回数記憶回路RAM７の信号と一致す
るので、一致信号をアドレスカウンタ４に入力
し、１つ計数を進める。それによつて小節回数記
憶回路RAM７は信号（０，０，１）を出力し、
指定情報記憶回路RAM６はデコーダ８を介して
ROM９３を動作させる。
以下同様な動作を順次行なう。
実施例において、リズムパターン記憶部９１〜
９oはROM（RAM）として示したように、普通
固定メモリ（ROM）を用いるがランダムアクセ
スメモリ（RAM）を用いてもよい。これに対し
指定情報記憶回路６と小節回数記憶回路７は
RAM（ROM）として示したように、普通ランダ
ムアクセスメモリ（RAM）を用いるが固定メモ
リ（ROM）を用いてもよい。
９oはROM（RAM）として示したように、普通
固定メモリ（ROM）を用いるがランダムアクセ
スメモリ（RAM）を用いてもよい。これに対し
指定情報記憶回路６と小節回数記憶回路７は
RAM（ROM）として示したように、普通ランダ
ムアクセスメモリ（RAM）を用いるが固定メモ
リ（ROM）を用いてもよい。
また、実施例で複数のリズムパターン記憶部９
１〜９oを用いたが、１個にまとめてもよい。
１〜９oを用いたが、１個にまとめてもよい。
以上説明したように、本考案によれば、一曲演
奏する間、小節毎の所望のリズムパターンを所望
の小節数だけ選択しこれらの複数組の情報をあら
かじめリズムパターンを指定情報記憶回路に、小
節数を小節回数記憶回路に記憶させておきその出
力信号によつて該当するリズムを順次発音するよ
うにしたものである。これによりリズムパターン
の種類と繰り返し小節数を自由に変化したものを
あらかじめ設定できるから、従来のリズム発生装
置の単調さに対し所望の変化に富んだリズム演奏
を行なうことができる。
奏する間、小節毎の所望のリズムパターンを所望
の小節数だけ選択しこれらの複数組の情報をあら
かじめリズムパターンを指定情報記憶回路に、小
節数を小節回数記憶回路に記憶させておきその出
力信号によつて該当するリズムを順次発音するよ
うにしたものである。これによりリズムパターン
の種類と繰り返し小節数を自由に変化したものを
あらかじめ設定できるから、従来のリズム発生装
置の単調さに対し所望の変化に富んだリズム演奏
を行なうことができる。
図は本考案の実施例の構成を示す説明図であ
り、図中、１はリズムクロツク発生器、２，４は
アドレスカウンタ、３は小節カウンタ、５はコン
パレータ、６は指定情報記憶回路、７は小節回数
記憶回路、８はデコーダ、９１〜９oはリズムパ
ターン記憶部を示す。
り、図中、１はリズムクロツク発生器、２，４は
アドレスカウンタ、３は小節カウンタ、５はコン
パレータ、６は指定情報記憶回路、７は小節回数
記憶回路、８はデコーダ、９１〜９oはリズムパ
ターン記憶部を示す。
Claims (1)
- 【実用新案登録請求の範囲】 リズムクロツク発生器１と、 該リズムクロツク発生器１からのクロツクパル
スを入力して所定小節分で一巡するアドレス信号
を出力する第１のアドレスカウンタ２と、 複数個の記憶ユニツトからなり、該各記憶ユニ
ツトには各々所定小節分のリズムパターンが記憶
され、前記第１のアドレスカウンタ２のアドレス
信号によつて該リズムパターンが読み出されるリ
ズムパターン記憶部９と、 前記第１のアドレスカウンタ２の桁上げによる
小節数を計数する小節カウンタ３と、 前記リズムパターン記憶部９のうちの記憶ユニ
ツトを曲の進行に沿つてアドレス番号順に択一的
に指定するための指定情報を２進符号で記憶する
指定情報記憶回路６と、 該指定情報記憶回路６で択一的に指定された前
記リズムパターン記憶部９のうちの１つの記憶ユ
ニツトの読み出し繰り返し小節回数を曲の進行に
沿つてアドレス番号順に２進符号で記憶する小節
回数記憶回路７と、 前記指定情報記憶回路６の２進符号出力信号に
基づいて前記リズムパターン記憶部９のうちの１
つの記憶ユニツトを択一的に指定するデコーダ８
と、 前記小節カウンタ３の出力信号と前記小節回数
記憶回路７とが一致したときに一致信号を出力す
るとともに、前記小節カウンタ３をリセツトする
コンパレータ５と、 該コンパレータ５からの一致信号を計数し、該
計数値によつて前記指定情報記憶回路６および前
記小節回数記憶回路７の各アドレスを順次読み出
す第２のアドレスカウンタ４と、 を具えたことを特徴とするリズム発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986080050U JPS6230076Y2 (ja) | 1986-05-27 | 1986-05-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986080050U JPS6230076Y2 (ja) | 1986-05-27 | 1986-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61203797U JPS61203797U (ja) | 1986-12-22 |
| JPS6230076Y2 true JPS6230076Y2 (ja) | 1987-08-01 |
Family
ID=30625537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986080050U Expired JPS6230076Y2 (ja) | 1986-05-27 | 1986-05-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230076Y2 (ja) |
-
1986
- 1986-05-27 JP JP1986080050U patent/JPS6230076Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61203797U (ja) | 1986-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256005A (en) | Rhythm generator | |
| US4179584A (en) | Synthetic-speech calculators | |
| US4502361A (en) | Method and apparatus for dynamic reproduction of transient and steady state voices in an electronic musical instrument | |
| US3610801A (en) | Digital music synthesizer | |
| JPH0375876B2 (ja) | ||
| US6096962A (en) | Method and apparatus for generating a musical score | |
| JPS623960B2 (ja) | ||
| JPH079586B2 (ja) | 電子楽器の自動伴奏装置 | |
| US4413543A (en) | Synchro start device for electronic musical instruments | |
| US5492049A (en) | Automatic arrangement device capable of easily making music piece beginning with up-beat | |
| JPS61188594A (ja) | 自動リズム演奏装置 | |
| JPS6230076Y2 (ja) | ||
| Schmidt | PK tests with pre-recorded and pre-inspected seed numbers | |
| JPH0542031B2 (ja) | ||
| US4412471A (en) | Synchronization system for an electronic musical instrument having plural automatic play features | |
| JPS58118981A (ja) | 時計の報時装置 | |
| JPS628758B2 (ja) | ||
| JP2511298Y2 (ja) | 音声出力学習機 | |
| JP2983565B2 (ja) | 電子楽器 | |
| JPS6339079B2 (ja) | ||
| JP2555828B2 (ja) | 電子楽器 | |
| GB2047443A (en) | Electronic timepiece with variable melody alarm facility | |
| JPS6327724Y2 (ja) | ||
| JPH0437440B2 (ja) | ||
| JPS61156099A (ja) | 自動演奏装置 |