JPS6230423A

JPS6230423A - オ−バサンプリング変調回路

Info

Publication number: JPS6230423A
Application number: JP16857485A
Authority: JP
Inventors: Kazuto Hirose; 広瀬　和人
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-08-01
Filing date: 1985-08-01
Publication date: 1987-02-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はいわゆるオーバサンプル形ＡＤ変換器等に使用
されるオーバサンプリング変調回路に係り、特に良好な
信号対量子化雑音比（以下、Ｓ／Ｎ比と称する）を有す
るオーバサンプル変調回路に関する。

〔発明の背景〕

従来のデルタ・シグマ変調回路を第４図に示す。

第４図において、１は信号入力端子であり、ＡＤ変換に
使用する場合はアナログ信号が加えられ、ＤＡ変換に使
用される場合はディジタル信号が加えられる。２は加算
器であり、入力信号と変調された出力信号が減算される
。３は加算器であり、４は１標本分の遅延メモリであり
、加算器３とメモリ４が全体として完全積分器５を構成
する。６は比較器等で構成される量子化器であり、完全
積分器５の出力信号を量子化する。量子化器６と加算器
２の間に設けられている帰還ループは、完全積分器５の
出力が常に０に近づく様に作用し、信号入力端子１への
入力信号のディジタル変調が達成される。

上記した従来のデルタ・シグマ変調回路については、「
シングルチャンネルピーシ−エムコーデック、アイイー
イーイージャーナルオブソリッドステエートサーキッツ
、ボリュームニスシー１４．ナンバー１，２月、１９７
９Ｊ　（“Ｓｉｎｇｌｅ−ｃｈａｎｎｅｌＰＣＭ　　Ｃ
ｏｄｅｃ”　ＩＥＥＥ　　ＪＯＵＲＮＡＬ　　ＯＦ　　
５ＯＬＩＤ−５ＴＡＴＥＣＩＲＣＵＩＴＳ　ＶＯＬ、　
５Ｃ−１４，Ｎｏ、１．　ＦＥＢ、、１９７９）に詳述
されている。

しかし、上記した従来のデルタ・シグマ変調回路を高精
度なＡＤ変換器やＤＡ変換器に適用しても、満足するＳ
／Ｎ比が得られないという問題点がある。第５図は、上
記した従来のデルタ・シグマ変調回路のＳ／Ｎ特性の一
例を示す図であり、図示する様に入力信号のレベルが低
い領域において、Ｓ／Ｎ比の劣化が著しいことがわかる
。

この様なＳ／Ｎ比の劣化を防止するため、いくつかの方
法が提案されている。例えば、入力信号に直流オフセッ
トを重畳したり、ディザを加えたすする方法が試みられ
ているが、それでも良好なＳ／Ｎ比を得ることは困難で
あった。

〔発明の目的〕

本発明は上記した従来技術の問題点に鑑みなされたもの
で、従来のデルタ・シグマ変調回路を改良し、良好なＳ
／Ｎ特性を有するオーバサンプリング変調回路を提供す
ることを目的としている。

〔発明の概要〕

本発明のオーバサンプリング変調回路は、入力信号の周
波数帯域よりも十分に高い標本化周波数で、高分解能の
入力信号を低分解能の出力信号に変換するものであり、
特に、入力信号から出力信号を減算し、かつ帰還信号を
加算する第１の演算器と、第１の演算器の出力を積分す
る完全積分器と、完全積分器の出力を受けて量子化し、
上記出力信号を形成する量子化器と、量子化器の入出力
差をとる第２の演算器と、第２の演算器の出力を受け、
上記帰還信号を形成する、所定の伝達関数Ｂ　（Ｚ）を
有する回路とから成り、上記伝達関数Ｂ　（Ｚ）が、Ｂ（Ｚ）＝−（（１−Ｚ−１）’−１＋（１−Ｚ−１）
ｒ−”＋、＋（１−Ｚ’−１））但し、Ｚ−１：１標本
時間遅延ｒ：２以上の整数であることを特徴としている。

〔発明の実施例〕

以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。

第１図は本発明の一実施例を示すブロック図であり、第
４図に示す従来例と同一部分には同一符号を付している
。第４図に示す従来例と異なる点は、量子化器６への入
出力差を加算器７の出力として得、加算器７の出力信号
を伝達関数Ｂ　（Ｚ）を有する回路８を介して加算器２
に帰還している点である。

今、量子化器６により加えられる雑音信号のＺ変換をＮ
（Ｚ）、入力信号のＺ変換をＸ（Ｚ）、出力信号のＺ変
換をｙ　（ｚ）と゛おくと、第１図に示すデルタ・シグ
マ変換器の伝達関数は、次式の様になる。

Ｙ（Ｚ）＝Ｘ（Ｚ）・Ｚ−’＋（Ｂ（Ｚ）Ｚ−１＋１−
Ｚ−’）・Ｎ（Ｚ）・・・・・・（１）ここで、Ｂ　（
Ｚ）を、Ｂ（Ｚ）＝、−（（１−ｚ−’）’−１＋（ｉ−Ｚ−１
）ｒ−”＋−＋（１−Ｚ−１））・・・・・・・・・（
２）とおくと（但し、ｒは２以上の整数）、ｙ（ｚ）＝ｘ（
Ｚ）−ｚ−１＋（１−Ｚ）’−Ｎ（Ｚ）・（３）となる
。ここで、ｚ　＝　ｅＪ　ｃａ７であり、Ｔは標本化周
期を表わす。

式（３）は加えられる量子化雑音がｒ回微分され。

低周波領域の雑音が押圧され、良好なＳ／Ｎ特性が得ら
れることを意味している。

今、ｒ＝２とすると、式（２）は次の様になる。

Ｂ（Ｚ）＝−（１−Ｚ−１）・・・・・・・・・・・・
・・・・・・・・・・・・（４）従って１式（３）は、
次の様になる。

Ｙ（Ｚ）＝Ｘ（Ｚ）−Ｚ−”＋（１−ｚ−”）”−Ｎｃ
Ｚ）−・−Ｃ５）式（５）から明らかな様に、ｒ＝２の
場合には。

加えられる量子化雑音が２回微分され、良好なＳ／Ｎ特
性が得られることがわかる。

ちなみに、第４図に示す従来のデルタ・シグマ変調回路
の伝達特性は。

Ｙ（Ｚ）＝Ｘ（Ｚ）・Ｚ−”　＋　（１−Ｚ−１）・Ｎ
（Ｚ）・・・（６）で与えられ１本発明によれば、雑音
が大幅に減少することがわかる。

第２図は１式（４）に示す伝達関数Ｂ（Ｚ）を有する回
路８の一例を示すブロック図である。図示する様に、伝
達関数がＺ−１の１＃Ａ本分の遅延メモリ１１と加算器
１２により、少ない金物量で容易に構成できることがわ
かる。

次にｒ＝２とした場合のＳ／Ｎ特性を第３図に示す。第
３図と第５図を比較すれば、明らかにＳ／Ｎ特性が２０
ｄｂ以上改善されていることがわかる。

尚、第３図と第５図に示すＳ／Ｎ特性は、入力信号の周
波数がｌＫＨ２であり。

なる間引きフィルタにて標本化速度を２０４８ＫＨ２か
ら３２ＫＨｚに変換した後に、４ＫＨ２帯域内の雑音を
ノイズとしてＳ／Ｎ特性を測定したものである。

尚、上記の実施例においては、量子化器６の出力が１ビ
ツトである場合について説明したが、本発明はこれに限
定されるものではなく、これを複数ビットにして多値化
すれば、それに応じてＳ／Ｎ特性が向上することは言う
までもない。例えば、ｒ　＝　２のとき、出力ビットを
２ビツトとし、この２ビツトで３値（−１，０，＋１）
を表わす場合には、Ｓ／Ｎはビット当り約６ｄｂ向上す
る。

また１以上に説明した実施例においては、説明の便宜上
ディジタルシステムの概念により、ブロック図を用いて
説明した。ここで、具体的な回路構成は論理集積回路を
用いて実現できることはもちろん、近年発展の著しいス
イッチ・キャパシタ技術を用いて構成できることは言う
までもない。

〔発明の効果〕

本発明によれば、簡単な構成で良好なＳ／Ｎ特性を有す
るオーバサンプリング変調回路を提供することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す伝達関数Ｂ（Ｚ）の−例を示すブロック図
、第３図は本発明のオーバサンプリング変調回路のＳ／
Ｎ特性の一例を示す図、第４図は従来のデルタ・シグマ
変調回路の一例を示すブロック図、第５図は第４図に示
す従来のデルタ・シグマ変調回路のＳ／Ｎ特性を示す図
である。２　、３　、７．１２・・・加算器、４，１１・・・メ
モ「ハ５・・・完全積分器、６・・・量子化器、８・・
・伝達関数Ｂ　（Ｚ）を有する回路。代理人　弁理士　　　秋　　本　　正　　実第１図第３図０　−１ｏ　　−２つ　−３０−４０−５０　−６０　
−７１０　−１３０−９０　−１ｏ。入力レベル＋ｄｔ＋　）第４図入ｆｌｐ−マシ（ｄｂ　）

Claims

【特許請求の範囲】入力信号の周波数帯域よりも十分に高い標本化周波数で
、高分解能の入力信号を低分解能の出力信号に変換する
オーバサンプリング変調回路であって、入力信号から出
力信号を減算し、かつ帰還信号を加算する第１の演算器
と、第１の演算器の出力を積分する完全積分器と、完全
積分器の出力を受けて量子化し、上記出力信号を形成す
る量子化器と、量子化器の入出力差をとる第２の演算器
と、第２の演算器の出力を受け、上記帰還信号を形成す
る、所定の伝達関数Ｂ（Ｚ）を有する回路とから成り、
上記伝達関数Ｂ（Ｚ）が、Ｂ（Ｚ）＝−｛（１−Ｚ＾−＾１）＾ｒ＾−＾１＋（１
−Ｚ＾−＾１）＾ｒ＾−＾２＋・・・＋（１−Ｚ＾−＾
１）｝但し、Ｚ＾−＾１：１標本時間遅延ｒ：２以上の整数、であることを特徴とするオーバサンプリング変調回路。