JPS6231142A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6231142A JPS6231142A JP17071585A JP17071585A JPS6231142A JP S6231142 A JPS6231142 A JP S6231142A JP 17071585 A JP17071585 A JP 17071585A JP 17071585 A JP17071585 A JP 17071585A JP S6231142 A JPS6231142 A JP S6231142A
- Authority
- JP
- Japan
- Prior art keywords
- film
- vapor
- films
- metal wiring
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 8
- 239000012808 vapor phase Substances 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 238000005530 etching Methods 0.000 abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 238000001020 plasma etching Methods 0.000 abstract description 8
- 238000001947 vapour-phase growth Methods 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 230000008020 evaporation Effects 0.000 abstract description 3
- 238000001704 evaporation Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明に半導体装置及びその製造方法に関し、特に多層
配−構造を有する半導体装置及びその製造方法に関する
。
配−構造を有する半導体装置及びその製造方法に関する
。
う
従来からパイボーラリヤニＣｖｃおける多層配線の半導
体装ｌｉｌにおいてに、層間耐圧が信頼性上、電気特性
上重要となっている、例えば層間耐圧が数百ボルト以上
必要とさｎるバイポーラリニヤＩＣにおいて５層間膜と
してプラズマ窒化膜とシリカ下に説明する。尚、！！８
図と第９図に％第７図Ｂ内の拡大図である。
体装ｌｉｌにおいてに、層間耐圧が信頼性上、電気特性
上重要となっている、例えば層間耐圧が数百ボルト以上
必要とさｎるバイポーラリニヤＩＣにおいて５層間膜と
してプラズマ窒化膜とシリカ下に説明する。尚、！！８
図と第９図に％第７図Ｂ内の拡大図である。
第６図において、半導体基体表面上に絶縁膜１３を設け
、さらにコンタクト開口部１２を７オトレジストエ程（
以下ＰＲ工程と略す）を経て設け、アルミニウム蒸着し
てＰＲＩ工程工程後金１金属配線１４ける１次に、層間
絶縁膜としてプラズマ窒化膜１５を設け、そのプラズマ
窒化膜１５上に、シリカフィルム１６を設は数百度で熱
処理後、さらにシリカフィルム１６上にプラズマ窒化膜
１７ｔ−設ける。ここでシリカフィルムを設ける理由に
、第１金属配Ｉ！１１１４の側面にシリカフィルムにＪ
：リテーパーをつけ層間膜上の第２金属配線２０の段切
れを防ぐ為である。
、さらにコンタクト開口部１２を７オトレジストエ程（
以下ＰＲ工程と略す）を経て設け、アルミニウム蒸着し
てＰＲＩ工程工程後金１金属配線１４ける１次に、層間
絶縁膜としてプラズマ窒化膜１５を設け、そのプラズマ
窒化膜１５上に、シリカフィルム１６を設は数百度で熱
処理後、さらにシリカフィルム１６上にプラズマ窒化膜
１７ｔ−設ける。ここでシリカフィルムを設ける理由に
、第１金属配Ｉ！１１１４の側面にシリカフィルムにＪ
：リテーパーをつけ層間膜上の第２金属配線２０の段切
れを防ぐ為である。
次に、第７図に示す工うｖｃ、 第６図での層間膜上に
第１金属配線１４とＩ！２金属配線２０を接続する工程
として、まず、開口部ｋＷするフォトレジスト膜１８を
設ける。第８図、第９図に第７図Ｂ部の次工程の拡大図
である。第８図に示す工うよるスルーホール開口部１９
が形成される。
第１金属配線１４とＩ！２金属配線２０を接続する工程
として、まず、開口部ｋＷするフォトレジスト膜１８を
設ける。第８図、第９図に第７図Ｂ部の次工程の拡大図
である。第８図に示す工うよるスルーホール開口部１９
が形成される。
次に、算９図に示す工うに、フォトレジスト膜１８をマ
スクにして、残っている層間膜のプラズマ審化膜１５を
異方性プラズマエツチングに工９エツチングし、正常な
スルーホール開口部１９が設けられる。
スクにして、残っている層間膜のプラズマ審化膜１５を
異方性プラズマエツチングに工９エツチングし、正常な
スルーホール開口部１９が設けられる。
次に、第１０囚に示す工うにフォトレジスト膜１８を除
去後、アルミニウム蒸着又にスパッタによるアルミニウ
ムを形成後ＰＲ工程を経て第２金属配線２０が設けられ
る。
去後、アルミニウム蒸着又にスパッタによるアルミニウ
ムを形成後ＰＲ工程を経て第２金属配線２０が設けられ
る。
上述した従来構造による多層配線構造でに、次に示す二
つの欠点があり九。
つの欠点があり九。
第１に、層間絶縁膜としてのプラズマ窒化膜１５の最終
エツチング点が検出しにくいことであり、たとえば、異
方性プラズマ窒化膜エツチング後数百λ以下の薄いプラ
ズマ窒化膜が第１金属電極１４上に残っていても特にア
ルミニウム上で検出しにくい欠点がある。これにプラズ
マ窒化膜１５が薄くなると透明色になるからである。も
し、半導体基体上の１つのスルーホール開口部１９ｖｃ
−数十人のプラズマ窒化膜１５が残っている場合でも、
正常な金属配線が形成されず半導体装置の致命的不良と
なる。さらＩＣ，長時間、異方性プラズマ窒化膜エツチ
ングを行うとシリカフィルム１６が変質してスルーホー
ル開口部１９に異物が形成されスルホールを非導通化さ
せる為、上述の場合と同じく正常な金属配線が形成され
ない欠点がある。
エツチング点が検出しにくいことであり、たとえば、異
方性プラズマ窒化膜エツチング後数百λ以下の薄いプラ
ズマ窒化膜が第１金属電極１４上に残っていても特にア
ルミニウム上で検出しにくい欠点がある。これにプラズ
マ窒化膜１５が薄くなると透明色になるからである。も
し、半導体基体上の１つのスルーホール開口部１９ｖｃ
−数十人のプラズマ窒化膜１５が残っている場合でも、
正常な金属配線が形成されず半導体装置の致命的不良と
なる。さらＩＣ，長時間、異方性プラズマ窒化膜エツチ
ングを行うとシリカフィルム１６が変質してスルーホー
ル開口部１９に異物が形成されスルホールを非導通化さ
せる為、上述の場合と同じく正常な金属配線が形成され
ない欠点がある。
第２に、異方性プラズマエツチングによるプラズマ窒化
膜のエツチングレートが小さく、長時間のエツチング時
間を要する欠点がある。
膜のエツチングレートが小さく、長時間のエツチング時
間を要する欠点がある。
本発明に上述の従来の欠点を除去し、層間絶縁膜の最終
エツチング点が容易に検出でき、さらに異方性プラズマ
エツチング時間を短くでき、高信頼度な生産性のすぐれ
た多層配線構造を有する半導体装ｆｉｌｌ提供すること
を目的とす。
エツチング点が容易に検出でき、さらに異方性プラズマ
エツチング時間を短くでき、高信頼度な生産性のすぐれ
た多層配線構造を有する半導体装ｆｉｌｌ提供すること
を目的とす。
本発明の半導体装置に、半導体基体表面上に形成これた
＠１金属配線と、該第１金属配線を設けてなる半導体基
体上面に設けら几た三つの異なる種類の層間膜と、前記
第１金属配線上の前記三つの異なる種類の層間膜に設け
られたコンタクト用の開口部と、該開口部を覆って形成
さｎたｖＸ２金属配線とを含んで構成される。
＠１金属配線と、該第１金属配線を設けてなる半導体基
体上面に設けら几た三つの異なる種類の層間膜と、前記
第１金属配線上の前記三つの異なる種類の層間膜に設け
られたコンタクト用の開口部と、該開口部を覆って形成
さｎたｖＸ２金属配線とを含んで構成される。
また、三つの異なる種類の層間膜の最下層藤としては気
相成長酸化膜又はリンガラス気相成長膜金利用すること
に工９、又三つの異なる種類の層間膜の最上層膜として
は、プラズマ窒化膜を利用することにより本実施例に好
適に＊ｉすることができる。
相成長酸化膜又はリンガラス気相成長膜金利用すること
に工９、又三つの異なる種類の層間膜の最上層膜として
は、プラズマ窒化膜を利用することにより本実施例に好
適に＊ｉすることができる。
次に、本発明について図面を参照して説明する。
＠１図から算５図までは本発明の一実施例及びその製造
方法を説明するｔめに工程順に示した断面図である。
方法を説明するｔめに工程順に示した断面図である。
まず、＠１図に示す工うに、半導体基体１１Ｃ絶縁膜３
１に：設け、さらに、コンタクト開口部２ ｔ−ＰＲ工
程を経て設け、アルミニウム蒸着してＰＲ工程後第１金
属配線４ｔ−設ける。次に、層間絶縁膜としてまず、気
相波長ＩＣＪ：る酸化膜５まｔにリンガラス気相放長膜
５ｔ−数千人設け、次にシリカフィルム６を塗布後数百
度で熱処理後、そのクリカフイルムロ上にプラズマ窒化
膜を数千人設ける。しかるときに種類の異なる三層構造
よりなる層間膜が形成できる。次に第５図での層間膜上
に８ｇｌ金属配線４と第２金属配線１０を接続する工程
として、フォトレジスト膜８を設ける。コンタクト形成
部分には図示のように開口部が設けらｎる。
１に：設け、さらに、コンタクト開口部２ ｔ−ＰＲ工
程を経て設け、アルミニウム蒸着してＰＲ工程後第１金
属配線４ｔ−設ける。次に、層間絶縁膜としてまず、気
相波長ＩＣＪ：る酸化膜５まｔにリンガラス気相放長膜
５ｔ−数千人設け、次にシリカフィルム６を塗布後数百
度で熱処理後、そのクリカフイルムロ上にプラズマ窒化
膜を数千人設ける。しかるときに種類の異なる三層構造
よりなる層間膜が形成できる。次に第５図での層間膜上
に８ｇｌ金属配線４と第２金属配線１０を接続する工程
として、フォトレジスト膜８を設ける。コンタクト形成
部分には図示のように開口部が設けらｎる。
第３図は第２図Ａ部の拡大図である。第３図に示すよう
に、フォトレジスト膜８をマスクにして等方性プラズマ
エツチングを行い、等方性プラズマエツチングによるス
ルーホール開口Ｈ９が形成される。このとき気相成長に
よる酸化膜５またはリンガラス気相成長膜５に、等方性
プラズマエッチのエツチング速度が遅いのでエツチング
されにくい。従ってオーバーエッチされた場合は層間膜
のプラズマ窒化膜７とシリカフィルム６が側面エッチが
それぞれ同時に進行する、 次に、第４図に示すように、フォトレジスト膜８をマス
クにして、残っている層間膜の気相成長による酸化膜５
ま九にリンガラス気相成長膜５ｆ：異方性イオンエツチ
ングに工り正常なスルーホール開口部９が設けられる。
に、フォトレジスト膜８をマスクにして等方性プラズマ
エツチングを行い、等方性プラズマエツチングによるス
ルーホール開口Ｈ９が形成される。このとき気相成長に
よる酸化膜５またはリンガラス気相成長膜５に、等方性
プラズマエッチのエツチング速度が遅いのでエツチング
されにくい。従ってオーバーエッチされた場合は層間膜
のプラズマ窒化膜７とシリカフィルム６が側面エッチが
それぞれ同時に進行する、 次に、第４図に示すように、フォトレジスト膜８をマス
クにして、残っている層間膜の気相成長による酸化膜５
ま九にリンガラス気相成長膜５ｆ：異方性イオンエツチ
ングに工り正常なスルーホール開口部９が設けられる。
このとき、気相成長による酸化膜５ｆたはリンガラス気
相成長膜は、膜厚が数十人のときでも膜に色が残り、エ
ツチング不足で有る場合に容易に検出可能となる。さら
にｚ これらの膜は、異方性イオンエッチのエツチングレート
がプラズマ窒化膜のそれエフ約４倍速いのでエツチング
時間が短かくてすむ。従って長時間の異方性エツチング
を必要としないので、異方性イオンエツチングと７リカ
フイルム６との反応がなく良好なスルーホールを設ける
ことができる。
相成長膜は、膜厚が数十人のときでも膜に色が残り、エ
ツチング不足で有る場合に容易に検出可能となる。さら
にｚ これらの膜は、異方性イオンエッチのエツチングレート
がプラズマ窒化膜のそれエフ約４倍速いのでエツチング
時間が短かくてすむ。従って長時間の異方性エツチング
を必要としないので、異方性イオンエツチングと７リカ
フイルム６との反応がなく良好なスルーホールを設ける
ことができる。
次に、第５図に示すように、フォトレジスト膜８を除去
後、アルミニウム蒸着又はスパッタによるアルミニウム
を蒸着後ＰＲ工程を経て第２金属配線１０を設ける。
後、アルミニウム蒸着又はスパッタによるアルミニウム
を蒸着後ＰＲ工程を経て第２金属配線１０を設ける。
以上により本実施例の半導体基体１の表面上に形成され
た第１金属配線４と、該纂１金属配ｓ４を設けてなる半
導体基体上面に設けらｆｔ７ｚ三つの異がる種類の層間
膜５，６．７と、前記第１金属配線４上の前記三つの異
なる種類の層間膜５．６゜７ｖｃ設けられ次コンタクト
用の開口部９と、該開口部９を覆って形成され次第２金
属配線１０とを含んだ半導体装置が得られる。
た第１金属配線４と、該纂１金属配ｓ４を設けてなる半
導体基体上面に設けらｆｔ７ｚ三つの異がる種類の層間
膜５，６．７と、前記第１金属配線４上の前記三つの異
なる種類の層間膜５．６゜７ｖｃ設けられ次コンタクト
用の開口部９と、該開口部９を覆って形成され次第２金
属配線１０とを含んだ半導体装置が得られる。
以上説明した工うＩＣ，本発明に工れば、層間絶縁膜の
最終エツチング点が容易に検出でき、さらに異方性プラ
ズマエッチ時間を短かくできる為、高信頼度な多層配線
構造でなる多層配線を含んでなる半導体装置を容易に得
ることができる。
最終エツチング点が容易に検出でき、さらに異方性プラ
ズマエッチ時間を短かくできる為、高信頼度な多層配線
構造でなる多層配線を含んでなる半導体装置を容易に得
ることができる。
第１図から算５図までは本発明の一実施例及びその製造
方法を説明するために工程順に示しｔ断面図、第３図と
第４同に第２図のＡ内拡大断面図、第６図から第１０図
までに従来の多層配線構造の半導体装置の一例及びその
製造方法を説明するｔめに工程順に示した断面図、第８
図と１１ｇ９因に第７図のＢ内拡大断面図である。
方法を説明するために工程順に示しｔ断面図、第３図と
第４同に第２図のＡ内拡大断面図、第６図から第１０図
までに従来の多層配線構造の半導体装置の一例及びその
製造方法を説明するｔめに工程順に示した断面図、第８
図と１１ｇ９因に第７図のＢ内拡大断面図である。
Claims (3)
- （１）半導体基体表面上に形成された第１金属配線と、
該第１金属配線を設けてなる半導体基体上面に設けられ
た三つの異なる種類の層間膜と、前記第１金属配線上の
前記三つの異なる種類の層間膜に設けられたコンタクト
用の開口部と、該開口部を覆つて形成された第２金属配
線とを含むことを特徴とする半導体装置。 - （２）三つの異なる種類の層間膜の最下層膜が気相成長
酸化膜又はリンガラス気相成長膜である特許請求の範囲
第（１）項記載の半導体装置。 - （３）三つの異なる種類の層間膜の最上層がプラズマ窒
化膜である特許請求の範囲第（１）項又は第（２）項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17071585A JPS6231142A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17071585A JPS6231142A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231142A true JPS6231142A (ja) | 1987-02-10 |
Family
ID=15910053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17071585A Pending JPS6231142A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231142A (ja) |
-
1985
- 1985-08-02 JP JP17071585A patent/JPS6231142A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4226932A (en) | Titanium nitride as one layer of a multi-layered coating intended to be etched | |
| US4544445A (en) | Process for positioning an interconnection line on an electric contact hole of an integrated circuit | |
| JPS6231142A (ja) | 半導体装置 | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPH05275549A (ja) | 半導体装置の製造方法 | |
| EP0191981B1 (en) | Multilayer circuit | |
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS61206242A (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS61107743A (ja) | 半導体装置の製造方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS5917540B2 (ja) | 半導体装置の配線形成方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH01207949A (ja) | 集積回路装置の電極形成法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 |