JPS6231432A - マイクロ命令のモデイフアイ方式 - Google Patents
マイクロ命令のモデイフアイ方式Info
- Publication number
- JPS6231432A JPS6231432A JP17148485A JP17148485A JPS6231432A JP S6231432 A JPS6231432 A JP S6231432A JP 17148485 A JP17148485 A JP 17148485A JP 17148485 A JP17148485 A JP 17148485A JP S6231432 A JPS6231432 A JP S6231432A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- register
- microprogram
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マイクロプログラムで制御される装置において、特定の
マイクロ命令をモディファイする為のパッチデータ設定
機構と、該パッチデータのアドレス情報によってパッチ
すべきマイクロ命令を抽出する為の比較回路（Ｃ）と、
上記パッチデータに基づいて、該抽出されたマイクロ命
令をモディファイ（例えば、無操作、交換、アンド、オ
ア、排他的論理和等）する為の論理ユニフ） （ＬＵ）
を設けることにより、当該マイクロプログラムの実行に
際して、実時間で、上記比較回路で抽出されたマイクロ
命令をモディファイしながら、該マイクロプログラムを
実行するようにしたものである。
マイクロ命令をモディファイする為のパッチデータ設定
機構と、該パッチデータのアドレス情報によってパッチ
すべきマイクロ命令を抽出する為の比較回路（Ｃ）と、
上記パッチデータに基づいて、該抽出されたマイクロ命
令をモディファイ（例えば、無操作、交換、アンド、オ
ア、排他的論理和等）する為の論理ユニフ） （ＬＵ）
を設けることにより、当該マイクロプログラムの実行に
際して、実時間で、上記比較回路で抽出されたマイクロ
命令をモディファイしながら、該マイクロプログラムを
実行するようにしたものである。
本発明はマイクロプログラムで制御される装置において
、特定のマイクロ命令を実時間でパッチ処理を行うマイ
クロ命令モディファイ方式に関する。
、特定のマイクロ命令を実時間でパッチ処理を行うマイ
クロ命令モディファイ方式に関する。
最近の半導体技術の進歩に伴って、制御メモリの大容量
化が推進されるようになってきた。
化が推進されるようになってきた。
一方、計算機技術の進歩に伴って、データ処理の多様化
が進み、マルチプロセッサシステムの構築が盛んになっ
てきた。
が進み、マルチプロセッサシステムの構築が盛んになっ
てきた。
従って、該計算機システムを制御するマイクロプログラ
ムの種別も益々多様化する動向にある。
ムの種別も益々多様化する動向にある。
これら各種のマイクロプログラムの開発を効果的に行う
為には、該開発途上において、各種のパンチ処理を行い
、該特定のバ・ノチ条件に基づいたマイクロプログラム
を生成、実行し、元のマイクロプログラムとの性能比較
を行うことが必要となる。
為には、該開発途上において、各種のパンチ処理を行い
、該特定のバ・ノチ条件に基づいたマイクロプログラム
を生成、実行し、元のマイクロプログラムとの性能比較
を行うことが必要となる。
従って、実時間で、特定のマイクロ命令について、任意
のモディファイを行いながら、該マイクロプログラムを
実行し、そのパッチ効果を評価する為には、元のマイク
ロプログラムを保存しておくことが必須条件となる。。
のモディファイを行いながら、該マイクロプログラムを
実行し、そのパッチ効果を評価する為には、元のマイク
ロプログラムを保存しておくことが必須条件となる。。
このような事情から、元のマイクロプログラムを破壊す
ることなく、任意のマイクロ命令に対して、実時間で必
要なパッチ処理を施すことができるマイクロ命令モディ
ファイ方式が要求されるようになってきた。
ることなく、任意のマイクロ命令に対して、実時間で必
要なパッチ処理を施すことができるマイクロ命令モディ
ファイ方式が要求されるようになってきた。
第３図は従来のマイクロ命令のモディファイ方式の一例
を示した図である。
を示した図である。
従来方式においては、ある装置のマイクロプログラムの
特定のマイクロ命令を変更する為のパッチデータを、別
の計算機システムで、例えば、アセンブルして生成して
おき、サービスプロセッサ（ＳＶＰ） １等の外部装置
に設けられているローディング機構を用いる等して、当
該装置の制御メモリ（Ｃ３） ２にローディングし、該
マイクロプログラムを書き替えていた。
特定のマイクロ命令を変更する為のパッチデータを、別
の計算機システムで、例えば、アセンブルして生成して
おき、サービスプロセッサ（ＳＶＰ） １等の外部装置
に設けられているローディング機構を用いる等して、当
該装置の制御メモリ（Ｃ３） ２にローディングし、該
マイクロプログラムを書き替えていた。
従って、従来方式においては、現在制御メモリ（Ｃ３）
２に格納されているマイクロプログラムを、全面的に
書き替えしてしまう為、前のマイクロプログラムを保存
できず、パッチ処理後のマイクロプログラムの機能と、
パンチ処理前のマイクロプログラムの機能とを比較、評
価することができなくなると云う問題があった。
２に格納されているマイクロプログラムを、全面的に
書き替えしてしまう為、前のマイクロプログラムを保存
できず、パッチ処理後のマイクロプログラムの機能と、
パンチ処理前のマイクロプログラムの機能とを比較、評
価することができなくなると云う問題があった。
又、当該パッチ処理の為に、マイクロプログラム全体を
アセンブルし直す必要があり、パッチ処理の工数が増大
すると云う問題があった。
アセンブルし直す必要があり、パッチ処理の工数が増大
すると云う問題があった。
本発明は上記従来の欠点に鑑み、モディファイ対象のマ
イクロプログラムを破壊することなく、且つ実時間で、
該マイクロプログラムの特定のマイクロメモリの一部、
又は全部をモディファイして、即実行できる方法を提供
することを目的とするものである。
イクロプログラムを破壊することなく、且つ実時間で、
該マイクロプログラムの特定のマイクロメモリの一部、
又は全部をモディファイして、即実行できる方法を提供
することを目的とするものである。
第１図は本発明のマイクロ命令モディファイ方式の原理
ブロック図である。
ブロック図である。
本発明においては、パッチデータ設定機構３に、複数語
のパッチデータ （パンチアドレス（ＣＭＰＡ） ３０
、パッチデータ（ＰＯＴ） ３１．モディファイモード
（ｈｏｏ） ３２）を設定しておき、マイクロプログラ
ムを実行する時、図示していない制御メモリ（Ｃ３）を
、ＣＳアドレスレジスタ（Ｃ５ＡＲ） ２０が示すアド
レスでアクセスし、該アドレスのマイクロ命令をＣＳデ
ータレジスタ（ＣＳＤＲ） ２２に読み出した時、上記
アドレスレジスタ（ＣＳＡＲ） ２０が示すアドレスと
、パッチデータ３のパッチアドレス（ＣＭＰＡ） ３０
とを比較器（Ｃ）５で比較し、一致すると対応するパッ
チデータ（ＰＤＴ） ３１と、モディファイモード（Ｍ
ＯＤ） ３２を読み出し、論理ユニット（ＬＵ）４にお
いて、当該マイクロ命令に対して、該モディファイモー
ド（ＭＯＤ）３２の内容、例えば、スルー（ＮＯＰ）
、排他的論理和（ＥＯＲ） 、アンド（ＡＮＤ） 、オ
ア（ＯＲ） 、交換（Ｓ朽ＡＰ）等に基づいて、パッチ
データ（ＰＤＴ）との間で演算を行い、上記制御メモリ
（Ｃ５）から読み出されたマイクロ命令を、実時間で書
き替え、実行できるように構成する。
のパッチデータ （パンチアドレス（ＣＭＰＡ） ３０
、パッチデータ（ＰＯＴ） ３１．モディファイモード
（ｈｏｏ） ３２）を設定しておき、マイクロプログラ
ムを実行する時、図示していない制御メモリ（Ｃ３）を
、ＣＳアドレスレジスタ（Ｃ５ＡＲ） ２０が示すアド
レスでアクセスし、該アドレスのマイクロ命令をＣＳデ
ータレジスタ（ＣＳＤＲ） ２２に読み出した時、上記
アドレスレジスタ（ＣＳＡＲ） ２０が示すアドレスと
、パッチデータ３のパッチアドレス（ＣＭＰＡ） ３０
とを比較器（Ｃ）５で比較し、一致すると対応するパッ
チデータ（ＰＤＴ） ３１と、モディファイモード（Ｍ
ＯＤ） ３２を読み出し、論理ユニット（ＬＵ）４にお
いて、当該マイクロ命令に対して、該モディファイモー
ド（ＭＯＤ）３２の内容、例えば、スルー（ＮＯＰ）
、排他的論理和（ＥＯＲ） 、アンド（ＡＮＤ） 、オ
ア（ＯＲ） 、交換（Ｓ朽ＡＰ）等に基づいて、パッチ
データ（ＰＤＴ）との間で演算を行い、上記制御メモリ
（Ｃ５）から読み出されたマイクロ命令を、実時間で書
き替え、実行できるように構成する。
即ち、本発明によれば、マイクロプログラムで制御され
る装置において、特定のマイクロ命令をモディファイす
る為のパッチデータ設定機構と。
る装置において、特定のマイクロ命令をモディファイす
る為のパッチデータ設定機構と。
該パッチデータのアドレス情報によってパッチすべきマ
イクロ命令を抽出する為の比較回路（Ｃ）と。
イクロ命令を抽出する為の比較回路（Ｃ）と。
上記パッチデータに基づいて、該抽出されたマイクロ命
令をモディファイ （例えば、無操作、交換。
令をモディファイ （例えば、無操作、交換。
アンド、オア、排他的論理和等）する為の論理ユニット
（ＬＵ）を設けることにより、当該マイクロプログラム
の実行に際して、実時間で、上記比較回路で抽出された
マイクロ命令をモディファイしながら、該マイクロプロ
グラムを実行するようにしたものであるので、当該マイ
クロプログラムを構成しているマイクロ命令の幾つかに
ついて、そのマイクロ命令の一部、または全部を、実時
間で自由に修飾、変更して実行し、当該パッチ処理の結
果を知ることができる効果がある。
（ＬＵ）を設けることにより、当該マイクロプログラム
の実行に際して、実時間で、上記比較回路で抽出された
マイクロ命令をモディファイしながら、該マイクロプロ
グラムを実行するようにしたものであるので、当該マイ
クロプログラムを構成しているマイクロ命令の幾つかに
ついて、そのマイクロ命令の一部、または全部を、実時
間で自由に修飾、変更して実行し、当該パッチ処理の結
果を知ることができる効果がある。
以下本発明の実施例を図面によって詳述する。
第２図は本発明の一実施例をブロック図で示したもので
、第１図、第３図と同じ符号は同じ対象物を示し、パッ
チデータ設定機構３．論理ユニット（ＬＵ） ４．比較
器（Ｃ）５が、本発明を実施するのに必要な機能ブロッ
クである。
、第１図、第３図と同じ符号は同じ対象物を示し、パッ
チデータ設定機構３．論理ユニット（ＬＵ） ４．比較
器（Ｃ）５が、本発明を実施するのに必要な機能ブロッ
クである。
先ず、ＣＳアドレスレジスタ（Ｃ５ＡＲ） ２０ カ示
ｔ７ドレスによって、制御メモリ（Ｃ５”） ２がアク
セスされると、該アドレスに対応したマイクロ命令が、
ＣＳデータレジスタ（Ｃ５ＤＲ） ２２に読み出される
と共に、上記ＣＳアドレスレジスタ（Ｃ５ＡＲ） ２０
の内容は先行ＣＳアドレスレジスタ（ＡＣＳＡＲ） ２
０’ にセットされ、次のＣＳアドレスレジスタ（Ｃ５
ＡＩ？） ２０の内容によって次のマイクロ命令が読み
出される。
ｔ７ドレスによって、制御メモリ（Ｃ５”） ２がアク
セスされると、該アドレスに対応したマイクロ命令が、
ＣＳデータレジスタ（Ｃ５ＤＲ） ２２に読み出される
と共に、上記ＣＳアドレスレジスタ（Ｃ５ＡＲ） ２０
の内容は先行ＣＳアドレスレジスタ（ＡＣＳＡＲ） ２
０’ にセットされ、次のＣＳアドレスレジスタ（Ｃ５
ＡＩ？） ２０の内容によって次のマイクロ命令が読み
出される。
従って、破線で囲んだ、先行ＣＳアドレスレジスタ（Ａ
ＣＳＡＲ） ２０’ と、ＣＳデータレジスタ（Ｃ５
ＤＲ） ２２は、先行制御の為のＣＳアドレスと、デー
タを示していることになる。
ＣＳＡＲ） ２０’ と、ＣＳデータレジスタ（Ｃ５
ＤＲ） ２２は、先行制御の為のＣＳアドレスと、デー
タを示していることになる。
この時、パッチデータ設定機構３から複数語のパッチデ
ータについて、パッチアドレス（ＣＭＰＡ）３０と、上
記先行ＣＳアドレスレジスタ（ＡＣＳＡＲ） ２０’と
の内容が比較器（Ｃ）５で常時比較されており、一致信
号が得られると、当該パッチアドレス（ＣＭＰＡ）３０
に対応するパッチデータ（ＰＤＴ） ３１と、モディフ
ァイモード（ＦＩＯＤ） ３２が論理ユニット（ＬＵ）
４に入力され、ＣＳデータレジスタ（Ｃ５ＤＲ） ２２
の内容と、上記パッチデータ（ＰＤＴ） ３１の内容と
の間で、上記モディファイモード（ＭＯＤ） ３２が示
すモディファイ条件に従って演算が施され、該修飾され
たマイクロ命令が実行ＣＳレジスタ（Ｕ：￥Ｃ３ＤＲ）
６にセットされ、デコーダ（ＤＥＣ） ７−でデコ・
−ドされて実行される。
ータについて、パッチアドレス（ＣＭＰＡ）３０と、上
記先行ＣＳアドレスレジスタ（ＡＣＳＡＲ） ２０’と
の内容が比較器（Ｃ）５で常時比較されており、一致信
号が得られると、当該パッチアドレス（ＣＭＰＡ）３０
に対応するパッチデータ（ＰＤＴ） ３１と、モディフ
ァイモード（ＦＩＯＤ） ３２が論理ユニット（ＬＵ）
４に入力され、ＣＳデータレジスタ（Ｃ５ＤＲ） ２２
の内容と、上記パッチデータ（ＰＤＴ） ３１の内容と
の間で、上記モディファイモード（ＭＯＤ） ３２が示
すモディファイ条件に従って演算が施され、該修飾され
たマイクロ命令が実行ＣＳレジスタ（Ｕ：￥Ｃ３ＤＲ）
６にセットされ、デコーダ（ＤＥＣ） ７−でデコ・
−ドされて実行される。
上記モディファイモード（ＭＯＤ） ３２が、例えば、
■ ＴＨ（スルー）：無操作（ＮＯＰ）命令とする。
■ ＴＨ（スルー）：無操作（ＮＯＰ）命令とする。
■ ＥＯＲ：排他的論理和演算を施す。
■ ＡＮＤ ：論理積（アンド）演算を施す。
■ ＯＲ＝論理和（オア）演算を施す。
■ ５ＷＡＰ ：交換処理を施す。
等のモディファイ内容を、例えば、当該マイクロ命令の
フィールド単位で指示することにより、当該マイクロ命
令の一部、又は全部を自由に修飾することができる。
フィールド単位で指示することにより、当該マイクロ命
令の一部、又は全部を自由に修飾することができる。
上記比較器（Ｃ）５におけるアドレスの比較処理におい
ては、例えば、該比較器（Ｃ）５を、パッチデータの数
に対応させて設けることにより、パッチ対象のマイクロ
命令を、ＣＳデータレジスタ（Ｃ５ＤＲ）２２に読み出
す毎に、当該マイクロ命令のアドレスに対応したパッチ
データ（３０〜３２）を抽出することができる。
ては、例えば、該比較器（Ｃ）５を、パッチデータの数
に対応させて設けることにより、パッチ対象のマイクロ
命令を、ＣＳデータレジスタ（Ｃ５ＤＲ）２２に読み出
す毎に、当該マイクロ命令のアドレスに対応したパッチ
データ（３０〜３２）を抽出することができる。
尚、破線で示したデコーダ（ＤＥＣ） ８は先行制御時
のデコーダであって、通常のデコーダ（ＤＥＣ） ７と
協働することにより、当該マイクロプログラムの高速処
理が実現できる。
のデコーダであって、通常のデコーダ（ＤＥＣ） ７と
協働することにより、当該マイクロプログラムの高速処
理が実現できる。
このように、本発明においては、パッチ対象のマイクロ
プログラムに対して、各マイクロ命令の内、バンチすべ
きマイクロ命令のパッチアドレス（ＣＭＰＡ）と、パッ
チデータ（ＰＤＴ）と、モディファイモード（ＭＯＤ）
とを、パンチデータ設定機構に、当該マイクロプログラ
ムの実行に先立って用意しておき、当該マイクロプログ
ラムの実行時において、マイクロ命令を１つ宛読み出し
、該読み出されたマイクロ命令のアドレスから、対応す
るパッチデータ（ＰＤＴ）と、修飾条件（ＭＯＤ）を実
時間で検索し、論理ユニットにおいて、該マイクロ命令
を、上記修飾条件（ＭＯＤ）に基づいて、パッチデータ
（ＰＤＴ）で修飾するようにした所に特徴がある。
プログラムに対して、各マイクロ命令の内、バンチすべ
きマイクロ命令のパッチアドレス（ＣＭＰＡ）と、パッ
チデータ（ＰＤＴ）と、モディファイモード（ＭＯＤ）
とを、パンチデータ設定機構に、当該マイクロプログラ
ムの実行に先立って用意しておき、当該マイクロプログ
ラムの実行時において、マイクロ命令を１つ宛読み出し
、該読み出されたマイクロ命令のアドレスから、対応す
るパッチデータ（ＰＤＴ）と、修飾条件（ＭＯＤ）を実
時間で検索し、論理ユニットにおいて、該マイクロ命令
を、上記修飾条件（ＭＯＤ）に基づいて、パッチデータ
（ＰＤＴ）で修飾するようにした所に特徴がある。
以上、詳細に説明したように、本発明のマイクロ命令モ
ディファイ方式は、マイクロプログラムで制御される装
置において、特定のマイクロ命令をモディファイする為
のパッチデータ設定機構と。
ディファイ方式は、マイクロプログラムで制御される装
置において、特定のマイクロ命令をモディファイする為
のパッチデータ設定機構と。
該パッチデータのアドレス情報によってパッチすべきマ
イクロ命令を抽出する為の比較回路（Ｃ）と。
イクロ命令を抽出する為の比較回路（Ｃ）と。
上記パッチデータに基づいて、該抽出されたマイクロ命
令をモディファイ （例えば、無操作、交換。
令をモディファイ （例えば、無操作、交換。
アンド、オア、排他的論理和等）する為の論理ユニット
（Ｌｔｌ）を設けることにより、当該マイクロッ。
（Ｌｔｌ）を設けることにより、当該マイクロッ。
ログラムの実行に際して、実時間で、上記比較回路で抽
出されたマイクロ命令をモディファイしながら、該マイ
クロプログラムを実行するようにしたものであるので、
当該マイクロプログラムを構成しているマイクロ命令の
幾つかについて、そのマイクロ命令の一部、または全部
を、実時間で自由に修飾、変更して実行し、当該パッチ
処理の結果を知ることができる効果がある。
出されたマイクロ命令をモディファイしながら、該マイ
クロプログラムを実行するようにしたものであるので、
当該マイクロプログラムを構成しているマイクロ命令の
幾つかについて、そのマイクロ命令の一部、または全部
を、実時間で自由に修飾、変更して実行し、当該パッチ
処理の結果を知ることができる効果がある。
第１図は本発明のマイクロ命令モディファイ方式の原理
ブロック図。 第２図は本発明の一実施例をブロック図で示した図。 第３図は従来のマイクロ命令モディファイア方式の一例
を示した図。 である。 図面において、 １はサービスプロセッサ（ＳＶＰ）。 ２は制御メモリ（Ｃ５） 。 ２０はＣＳアドレスレジスタ（ＣＳＡＲ） 。 ２０”は先行ＣＳアドレスレジスタ（ＡＣ５ＡＲ） 。 ２２はＣＳデータレジスタ（’Ｃ５ＤＲ）。 ３はパッチデータ設定機構。 ３０はパッチアドレス（ＣＭＰＡ） 。 ３１はパッチデータ（ＰＤＴ） 。 ３２はモディファイモード（ＭＯＤ） 。 ４は論理ユニット（ＬＵ）、 ５は比較器（Ｃ）。 ６は実行ＣＳデータレジスタ（ＥＸＣＳＤＲ） 。 ７．８はデコーダ（ＤＥＣ） 。 をそれぞれ示す。 マイクロ命令 ＃釜ｇｌ；ｌ丙又イクロ命令モ斤°檜、イＢ式０１県児
フ゛′口、ソワ Ｇ乙 へ−１口句
ブロック図。 第２図は本発明の一実施例をブロック図で示した図。 第３図は従来のマイクロ命令モディファイア方式の一例
を示した図。 である。 図面において、 １はサービスプロセッサ（ＳＶＰ）。 ２は制御メモリ（Ｃ５） 。 ２０はＣＳアドレスレジスタ（ＣＳＡＲ） 。 ２０”は先行ＣＳアドレスレジスタ（ＡＣ５ＡＲ） 。 ２２はＣＳデータレジスタ（’Ｃ５ＤＲ）。 ３はパッチデータ設定機構。 ３０はパッチアドレス（ＣＭＰＡ） 。 ３１はパッチデータ（ＰＤＴ） 。 ３２はモディファイモード（ＭＯＤ） 。 ４は論理ユニット（ＬＵ）、 ５は比較器（Ｃ）。 ６は実行ＣＳデータレジスタ（ＥＸＣＳＤＲ） 。 ７．８はデコーダ（ＤＥＣ） 。 をそれぞれ示す。 マイクロ命令 ＃釜ｇｌ；ｌ丙又イクロ命令モ斤°檜、イＢ式０１県児
フ゛′口、ソワ Ｇ乙 へ−１口句
Claims (1)
- 【特許請求の範囲】 マイクロプログラムによって制御される装置において、 少なくとも、特定のマイクロ命令をモディファイする為
のパッチデータ設定機構（３）と、該設定されたパッチ
データのアドレス情報に基づいて、パッチすべきマイク
ロ命令を抽出する為のアドレス比較回路（Ｃ）（５）と
、上記パッチアドレス情報以外のパッチデータに基づい
て、上記アドレス比較回路（Ｃ）（５）で抽出したマイ
クロ命令をモディファイする為の論理ユニット（ＬＵ）
（４）とを備え、上記マイクロプログラムを実行する際
、上記アドレス比較回路（Ｃ）で、一致出力を得たアド
レスのマイクロ命令に対して、該アドレスに対応するパ
ッチデータにより、当該マイクロ命令をモディファイし
て実行するようにしたことを特徴とするマイクロ命令の
モディファイ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17148485A JPS6231432A (ja) | 1985-08-03 | 1985-08-03 | マイクロ命令のモデイフアイ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17148485A JPS6231432A (ja) | 1985-08-03 | 1985-08-03 | マイクロ命令のモデイフアイ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231432A true JPS6231432A (ja) | 1987-02-10 |
Family
ID=15923957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17148485A Pending JPS6231432A (ja) | 1985-08-03 | 1985-08-03 | マイクロ命令のモデイフアイ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231432A (ja) |
-
1985
- 1985-08-03 JP JP17148485A patent/JPS6231432A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3631405A (en) | Sharing of microprograms between processors | |
| JP6507435B2 (ja) | 命令エミュレーションプロセッサ、方法、およびシステム | |
| US11301283B1 (en) | Virtualization extension modules | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPS61182160A (ja) | デ−タ処理装置 | |
| CN115292000B (zh) | 一种虚拟机动态迁移的方法、装置及电子设备 | |
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| CN107229506B (zh) | 一种虚拟机迁移方法及装置 | |
| JP2000284964A (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JPS6231432A (ja) | マイクロ命令のモデイフアイ方式 | |
| JP2001256044A (ja) | データ処理装置 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JP2583506B2 (ja) | データ処理装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| CN121579127A (zh) | 虚拟机环境中的亲和性设置方法、装置、设备及存储介质 | |
| JPH0585925B2 (ja) | ||
| JPS62219058A (ja) | 共有メモリの排他制御方式 | |
| JPH0567973B2 (ja) | ||
| JPH03100826A (ja) | 情報処理装置 | |
| JP2522372B2 (ja) | デ―タ駆動形計算機 |