JPS6231504B2 - - Google Patents
Info
- Publication number
- JPS6231504B2 JPS6231504B2 JP54092583A JP9258379A JPS6231504B2 JP S6231504 B2 JPS6231504 B2 JP S6231504B2 JP 54092583 A JP54092583 A JP 54092583A JP 9258379 A JP9258379 A JP 9258379A JP S6231504 B2 JPS6231504 B2 JP S6231504B2
- Authority
- JP
- Japan
- Prior art keywords
- carriers
- light
- silicon substrate
- image sensor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は電荷蓄積形半導体装置の製造方法に関
する。
する。
（従来の技術）
電荷蓄積機能を有する半導体装置として、例え
ば電荷転送デバイス、電荷結合形メモリ、スタテ
イツクメモリ、ダイナミツクメモリなどが知られ
ているが、中でも電荷結合デバイスやバケツト・
ブリゲード・デバイスで代表される電荷転送デバ
イスは、イメージセンサ、メモリ、アナログ遅延
線、トランスバーサルフイルタなどの広い用途が
ある。電荷転送形イメージセンサの従来例を第１
図に示す。第１図は、イメージセンサの一部の断
面図を示し、本発明に関連が少ない部分は大幅に
省略して示されている。このイメージセンサは、
一導電形半導体基板１上に絶縁膜２を介して設け
られた光学的に透明な導体材料のフオト電極３
と、受光部のみに光Ｌが照射され、かつ受光部以
外の領域に光が照射されないように設けられた光
学的に不透明な光シールド膜４と、フオト電極３
下に所要の画素として作用する電位の井戸を区分
する電位障壁を形成するための半導体基板１の導
電形と同一導電形の不純物を高濃度に含むチヤネ
ル阻止領域５と、フオト電極３下の電位の井戸に
蓄積する信号電荷を順次読出す手段（図示せず）
から構成されている。次に第１図の従来例の動作
について簡単に説明する。フオト電極３に電圧を
印加して、フオト電極３下に電位の井戸６ａ，６
ｂを形成する。入力光Ｌはフオト電極３を透過し
て半導体基板１に入射し、表面付近で発生したキ
ヤリアは電位の井戸６ａ，６ｂに蓄積する。一定
の感光期間後、電位の井戸６ａ，６ｂに蓄積した
キヤリアは順次読出され、イメージセンサの出力
信号として外部へ取り出される。以下同様な動作
が繰返される。光シールド膜４は、受光部周辺の
光信号により光発生したキヤリアが出力信号に混
入することを抑止する作用を果している。
ば電荷転送デバイス、電荷結合形メモリ、スタテ
イツクメモリ、ダイナミツクメモリなどが知られ
ているが、中でも電荷結合デバイスやバケツト・
ブリゲード・デバイスで代表される電荷転送デバ
イスは、イメージセンサ、メモリ、アナログ遅延
線、トランスバーサルフイルタなどの広い用途が
ある。電荷転送形イメージセンサの従来例を第１
図に示す。第１図は、イメージセンサの一部の断
面図を示し、本発明に関連が少ない部分は大幅に
省略して示されている。このイメージセンサは、
一導電形半導体基板１上に絶縁膜２を介して設け
られた光学的に透明な導体材料のフオト電極３
と、受光部のみに光Ｌが照射され、かつ受光部以
外の領域に光が照射されないように設けられた光
学的に不透明な光シールド膜４と、フオト電極３
下に所要の画素として作用する電位の井戸を区分
する電位障壁を形成するための半導体基板１の導
電形と同一導電形の不純物を高濃度に含むチヤネ
ル阻止領域５と、フオト電極３下の電位の井戸に
蓄積する信号電荷を順次読出す手段（図示せず）
から構成されている。次に第１図の従来例の動作
について簡単に説明する。フオト電極３に電圧を
印加して、フオト電極３下に電位の井戸６ａ，６
ｂを形成する。入力光Ｌはフオト電極３を透過し
て半導体基板１に入射し、表面付近で発生したキ
ヤリアは電位の井戸６ａ，６ｂに蓄積する。一定
の感光期間後、電位の井戸６ａ，６ｂに蓄積した
キヤリアは順次読出され、イメージセンサの出力
信号として外部へ取り出される。以下同様な動作
が繰返される。光シールド膜４は、受光部周辺の
光信号により光発生したキヤリアが出力信号に混
入することを抑止する作用を果している。
（発明が解決しようとする問題点）
ところが、第１図に示す従来の電荷転送形イメ
ージセンサは、光洩れ現象という極めて不都合な
点がある。以下これについて詳しく説明する。イ
メージセンサの重要な特性の一つに暗時出力があ
る。暗時出力とは、入力光を全く遮断したとき、
電位の井戸６ａ，６ｂを形成する空乏層領域内で
発生するキヤリアによる出力信号である。この暗
時出力は、光信号には関係ない雑音成分であり、
この値は極力小さいことが望ましい。したがつて
これまで電荷転送形イメージセンサに関しては暗
時出力を小さくすることに研究開発の努力が払わ
れてきた。すなわち、空乏層領域内で発生するキ
ヤリアを少なくするために、半導体基板１のキヤ
リアの寿命を長くし、かつ結晶欠陥を抑制する製
造工程を採用している。半導体基板１内のキヤリ
アの寿命を長くする方法は、例えば重金属をゲツ
タするために半導体基板１の裏面からＰ拡散を行
うことである。また結晶欠陥を抑制する方法は、
例えばイオン注入法により不純物原子を半導体基
板１に導入した後にアニーリングを行うことであ
る。このように半導体基板１のキヤリアの寿命を
長くすることにより、雑音成分が小さくなり、高
いＳ／Ｎの出力信号が得られるイメージセンサが
実現できる。しかしながら光を照射した場合、電
位の井戸６ａ，６ｂには、入力光により発生した
キヤリアと空乏層領域内で発生したキヤリアの外
に光シールド膜４に覆われていない領域の半導体
基板１内で光発生し、拡散効果により電位の井戸
６ａ，６ｂに到達したキヤリアが蓄積する。第１
図にキヤリア７の拡散の状態を示してある。特に
半導体基板１のキヤリアの寿命が非常に長いの
で、拡散効果によるキヤリアは量的に無視できな
い。イメージセンサとして考えると、この拡散効
果によるキヤリアの出力信号は、光シールド膜４
より外側で半導体基板１に照射された信号が、信
号画素であるフオト電極３に洩れた成分に相当す
る。このように光シールドされていない領域に照
射された光信号がキヤリアの拡散効果により出力
信号に現われる現象が光洩れ現象である。以上述
べたように暗時出力が小さい良好なイメージセン
サは、光洩れ現象が顕著に起きる傾向にある。こ
の光洩れ現象はイメージセンサにとつて致命的な
感度均一性の低下を起し、非常に大きな問題とな
る。
ージセンサは、光洩れ現象という極めて不都合な
点がある。以下これについて詳しく説明する。イ
メージセンサの重要な特性の一つに暗時出力があ
る。暗時出力とは、入力光を全く遮断したとき、
電位の井戸６ａ，６ｂを形成する空乏層領域内で
発生するキヤリアによる出力信号である。この暗
時出力は、光信号には関係ない雑音成分であり、
この値は極力小さいことが望ましい。したがつて
これまで電荷転送形イメージセンサに関しては暗
時出力を小さくすることに研究開発の努力が払わ
れてきた。すなわち、空乏層領域内で発生するキ
ヤリアを少なくするために、半導体基板１のキヤ
リアの寿命を長くし、かつ結晶欠陥を抑制する製
造工程を採用している。半導体基板１内のキヤリ
アの寿命を長くする方法は、例えば重金属をゲツ
タするために半導体基板１の裏面からＰ拡散を行
うことである。また結晶欠陥を抑制する方法は、
例えばイオン注入法により不純物原子を半導体基
板１に導入した後にアニーリングを行うことであ
る。このように半導体基板１のキヤリアの寿命を
長くすることにより、雑音成分が小さくなり、高
いＳ／Ｎの出力信号が得られるイメージセンサが
実現できる。しかしながら光を照射した場合、電
位の井戸６ａ，６ｂには、入力光により発生した
キヤリアと空乏層領域内で発生したキヤリアの外
に光シールド膜４に覆われていない領域の半導体
基板１内で光発生し、拡散効果により電位の井戸
６ａ，６ｂに到達したキヤリアが蓄積する。第１
図にキヤリア７の拡散の状態を示してある。特に
半導体基板１のキヤリアの寿命が非常に長いの
で、拡散効果によるキヤリアは量的に無視できな
い。イメージセンサとして考えると、この拡散効
果によるキヤリアの出力信号は、光シールド膜４
より外側で半導体基板１に照射された信号が、信
号画素であるフオト電極３に洩れた成分に相当す
る。このように光シールドされていない領域に照
射された光信号がキヤリアの拡散効果により出力
信号に現われる現象が光洩れ現象である。以上述
べたように暗時出力が小さい良好なイメージセン
サは、光洩れ現象が顕著に起きる傾向にある。こ
の光洩れ現象はイメージセンサにとつて致命的な
感度均一性の低下を起し、非常に大きな問題とな
る。
このようなキヤリアによる悪影響は、以上に説
明したイメージセンサにおいて生じるだけでな
く、一般に電荷蓄積機能を有する半導体装置全般
に亘つて生じ、例えば電荷結合形メモリ、スタテ
イツクメモリ、ダイナミツクメモリにおいては
Ｓ／Ｎの低下やメモリ内容の変化という好ましく
ない要因となつている。
明したイメージセンサにおいて生じるだけでな
く、一般に電荷蓄積機能を有する半導体装置全般
に亘つて生じ、例えば電荷結合形メモリ、スタテ
イツクメモリ、ダイナミツクメモリにおいては
Ｓ／Ｎの低下やメモリ内容の変化という好ましく
ない要因となつている。
本発明は上記の点に鑑みなされたもので、キヤ
リアによる悪影響をなくし、例えばイメージセン
サにおいては暗時出力が小さく、かつ光洩れ現象
が起きないようにした電荷蓄積形半導体装置の製
造方法を提供することを目的とする。
リアによる悪影響をなくし、例えばイメージセン
サにおいては暗時出力が小さく、かつ光洩れ現象
が起きないようにした電荷蓄積形半導体装置の製
造方法を提供することを目的とする。
（問題点を解決するための手段と作用）
本発明は半導体基板の内部に結晶欠陥を多数形
成し、かつ半導体基板の表面層には結晶欠陥を極
めて少なくすることによりキヤリアによる悪影響
をなくするようにしたものである。
成し、かつ半導体基板の表面層には結晶欠陥を極
めて少なくすることによりキヤリアによる悪影響
をなくするようにしたものである。
実施例
本発明を電荷転送形イメージセンサに適用した
実施例を第２図を用いて説明する。第２図は、イ
メージセンサの一部の断面構造図を示す。このイ
メージセンサは、半導体基板１１上に絶縁膜１２
を介して設けられかつ光学的に透明な導体材料で
形成されたフオト電極１３と、受光部のみに光が
照射され、かつ受光部以外の領域に光が照射され
ないように設けられた光学的に不透明な光シール
ド膜１４と、フオト電極１３下に所要の画素とし
て作用する電位の井戸を区分する電位障壁を形成
するために半導体基板１１の導電形と同一導電形
の不純物を高濃度に含むチヤネル阻止領域１５
と、フオト電極１３下の電位の井戸１６ａ，１６
ｂに蓄積される信号電荷を順次読出す手段（図示
せず）とから構成されている。第２図のイメージ
センサで最も特徴的なことは、半導体基板１１が
結晶欠陥が多数存在する欠陥領域１１ｂと、結晶
欠陥がないか、または少数存在する無欠陥領域１
１ａ，１１ｃから成つていることである。
実施例を第２図を用いて説明する。第２図は、イ
メージセンサの一部の断面構造図を示す。このイ
メージセンサは、半導体基板１１上に絶縁膜１２
を介して設けられかつ光学的に透明な導体材料で
形成されたフオト電極１３と、受光部のみに光が
照射され、かつ受光部以外の領域に光が照射され
ないように設けられた光学的に不透明な光シール
ド膜１４と、フオト電極１３下に所要の画素とし
て作用する電位の井戸を区分する電位障壁を形成
するために半導体基板１１の導電形と同一導電形
の不純物を高濃度に含むチヤネル阻止領域１５
と、フオト電極１３下の電位の井戸１６ａ，１６
ｂに蓄積される信号電荷を順次読出す手段（図示
せず）とから構成されている。第２図のイメージ
センサで最も特徴的なことは、半導体基板１１が
結晶欠陥が多数存在する欠陥領域１１ｂと、結晶
欠陥がないか、または少数存在する無欠陥領域１
１ａ，１１ｃから成つていることである。
次にこのイメージセンサの製造方法について説
明する。尚以下においては半導体基板１１内部に
欠陥領域１１ｂと無欠陥領域１１ａ，１１ｃを形
成する工程を詳しく説明し、それ以外は従来と同
様であるので説明を省略する。また説明の都合上
半導体基板１１はシリコンとするが、必ずしもシ
リコンに限られるものではない。
明する。尚以下においては半導体基板１１内部に
欠陥領域１１ｂと無欠陥領域１１ａ，１１ｃを形
成する工程を詳しく説明し、それ以外は従来と同
様であるので説明を省略する。また説明の都合上
半導体基板１１はシリコンとするが、必ずしもシ
リコンに限られるものではない。
まず製造工程の初めに、酸素濃度が１×1017／
cm3以上のシリコン基板１１に対し酸化性若しくは
非酸化性雰囲気中で600℃から900℃の第１の熱処
理を行う。熱処理の時間は１時間以上とし、例え
ば800℃では４時間、650℃では18時間程度であ
る。次にシリコン基板１１に対し酸化性若しくは
非酸化性雰囲気中で900℃から1300℃の第２の熱
処理を行う。熱処理の時間は例えば1050℃で24時
間程度である。この２段の熱処理によりシリコン
基板１１の内部には、欠陥領域１１ｂと無欠陥領
域１１ａ，１１ｃが形成される。欠陥領域１１ｂ
と無欠陥領域１１ａ，１１ｃが形成されるメカニ
ズムは次のように考えられる。シリコン基板１１
中には、通常過飽和状態で酸素原子が混入してい
る。この酸素原子はシリコン単結晶製成の際に導
入される。上述の第１の熱処理によりシリコン基
板中にほぼ一様の濃度で分布する酸素原子は近傍
のシリコン原子と結合し、結晶欠陥の基となる欠
陥の核をシリコン基板中にほぼ一様な密度で構成
する。次に第２の熱処理により前記欠陥の核は結
晶欠陥へと成長し、シリコン基板１１内部にほぼ
一様な密度の結晶欠陥が存在する欠陥領域１１ｂ
が形成される。この欠陥領域内の欠陥密度は例え
ば104〜107／cm3程度の値であり、特に105／cm2以
上が好ましい。例えば酸素濃度が２×1018／cm3で
は内部欠陥密度は106／cm3程度の値となる。但し
ここで示した欠陥密度は1050℃で18時間熱処理す
ることによつて欠陥を大きくしてこれを光学的顕
微鏡で観察したときの値である。一方シリコン基
板表面付近にある欠陥の核を構成する酸素原子
は、第２の熱処理期間中にシリコン基板表面より
外部へ抜けてゆき、表面付近の欠陥の核が消滅す
る。このため第２の熱処理後にはシリコン基板１
１の表面には結晶欠陥の存在しない領域１１ａ，
１１ｃが形成される。この無欠陥領域１１ａ，１
１ｃのシリコン基板１１の厚さ方向の深さは第２
の熱処理条件（例えば温度、時間）により変化さ
せることが可能である。
cm3以上のシリコン基板１１に対し酸化性若しくは
非酸化性雰囲気中で600℃から900℃の第１の熱処
理を行う。熱処理の時間は１時間以上とし、例え
ば800℃では４時間、650℃では18時間程度であ
る。次にシリコン基板１１に対し酸化性若しくは
非酸化性雰囲気中で900℃から1300℃の第２の熱
処理を行う。熱処理の時間は例えば1050℃で24時
間程度である。この２段の熱処理によりシリコン
基板１１の内部には、欠陥領域１１ｂと無欠陥領
域１１ａ，１１ｃが形成される。欠陥領域１１ｂ
と無欠陥領域１１ａ，１１ｃが形成されるメカニ
ズムは次のように考えられる。シリコン基板１１
中には、通常過飽和状態で酸素原子が混入してい
る。この酸素原子はシリコン単結晶製成の際に導
入される。上述の第１の熱処理によりシリコン基
板中にほぼ一様の濃度で分布する酸素原子は近傍
のシリコン原子と結合し、結晶欠陥の基となる欠
陥の核をシリコン基板中にほぼ一様な密度で構成
する。次に第２の熱処理により前記欠陥の核は結
晶欠陥へと成長し、シリコン基板１１内部にほぼ
一様な密度の結晶欠陥が存在する欠陥領域１１ｂ
が形成される。この欠陥領域内の欠陥密度は例え
ば104〜107／cm3程度の値であり、特に105／cm2以
上が好ましい。例えば酸素濃度が２×1018／cm3で
は内部欠陥密度は106／cm3程度の値となる。但し
ここで示した欠陥密度は1050℃で18時間熱処理す
ることによつて欠陥を大きくしてこれを光学的顕
微鏡で観察したときの値である。一方シリコン基
板表面付近にある欠陥の核を構成する酸素原子
は、第２の熱処理期間中にシリコン基板表面より
外部へ抜けてゆき、表面付近の欠陥の核が消滅す
る。このため第２の熱処理後にはシリコン基板１
１の表面には結晶欠陥の存在しない領域１１ａ，
１１ｃが形成される。この無欠陥領域１１ａ，１
１ｃのシリコン基板１１の厚さ方向の深さは第２
の熱処理条件（例えば温度、時間）により変化さ
せることが可能である。
シリコン基板１１中に欠陥領域１１ｂと無欠陥
領域１１ａ，１１ｃとを形成する方法としては、
前記２段の熱処理以外の方法でも可能である。例
えば前記第１の熱処理後に第１図の従来のイメー
ジセンサの製造工程を行なつても欠陥領域１１
ｂ、無欠陥領域１１ａ，１１ｃを形成することが
出来る。
領域１１ａ，１１ｃとを形成する方法としては、
前記２段の熱処理以外の方法でも可能である。例
えば前記第１の熱処理後に第１図の従来のイメー
ジセンサの製造工程を行なつても欠陥領域１１
ｂ、無欠陥領域１１ａ，１１ｃを形成することが
出来る。
次に本実施例において生ずるいくつかの利点に
ついて説明する。
ついて説明する。
第一に、本実施例においてはシリコン基板１１
の内部において、結晶欠陥の多い領域１１ｂが存
在するため、この領域におけるキヤリアの寿命が
結晶欠陥のない場合に比べ短くなる。例えば
105／cm2以上の欠陥密度を有するシリコン基板で
は無欠陥のシリコン基板に比べキヤリアの拡散距
離が1/2ないし1/4程度の値となる。このため、第
２図における光シールド膜１４より外側でシリコ
ン基板１１に光照射され発生したキヤリアの大部
分はこの欠陥領域中を拡散中に消滅し、フオト電
極１３下の電位の井戸１６ａ，１６ｂに到達出来
ず、第１図で示す従来例で問題となつた光洩れ現
象は大幅に改善される。また、シリコン基板１１
の表面の無欠陥領域１１ａ中を拡散するキヤリア
はその一部が電位の井戸１６ａ，１６ｂへ到達出
来るものの、光シールド膜１４より外側で光照射
により生じた全キヤリア数に比べれば十分小さく
これによる光洩れ現象は十分無視出来る。
の内部において、結晶欠陥の多い領域１１ｂが存
在するため、この領域におけるキヤリアの寿命が
結晶欠陥のない場合に比べ短くなる。例えば
105／cm2以上の欠陥密度を有するシリコン基板で
は無欠陥のシリコン基板に比べキヤリアの拡散距
離が1/2ないし1/4程度の値となる。このため、第
２図における光シールド膜１４より外側でシリコ
ン基板１１に光照射され発生したキヤリアの大部
分はこの欠陥領域中を拡散中に消滅し、フオト電
極１３下の電位の井戸１６ａ，１６ｂに到達出来
ず、第１図で示す従来例で問題となつた光洩れ現
象は大幅に改善される。また、シリコン基板１１
の表面の無欠陥領域１１ａ中を拡散するキヤリア
はその一部が電位の井戸１６ａ，１６ｂへ到達出
来るものの、光シールド膜１４より外側で光照射
により生じた全キヤリア数に比べれば十分小さく
これによる光洩れ現象は十分無視出来る。
第二に、シリコン基板１１の表面には結晶欠陥
のない領域１１ａが存在するため、各信号画素の
出力において結晶欠陥に伴い生ずる暗電流スパイ
ク（所謂白キズ）の発生が起こらず良好な画質で
撮像が出来る。
のない領域１１ａが存在するため、各信号画素の
出力において結晶欠陥に伴い生ずる暗電流スパイ
ク（所謂白キズ）の発生が起こらず良好な画質で
撮像が出来る。
第三に、電気的にキヤリアがシリコン基板中に
注入されることによる雑音出力も防止できる。こ
のことを具体的に説明するに、例えば電荷転送デ
バイスにおいては電荷転送を行うべく転送電極に
クロツクパルスを印加する。通常転送電極の外部
への取り出し部分（所謂ボンデイングパツド）に
はｐ―ｎ接合の保護ダイオードが設けられ耐圧向
上が計られる。クロツクパルスにアンダーシユー
トがあり保護ダイオードのｐ―ｎ接合が順方向に
バイアスされると、キヤリアのシリコン基板中へ
の注入が生ずる。この注入されたキヤリアはシリ
コン基板中を拡散するため、第１図に示す従来例
においては出力信号にキヤリア注入による雑音成
分が重畳される。このため、保護ダイオードの付
いた電極に印加すべき波形は細心の注意が必要と
なり周辺回路に大きな制約を課すことになる。し
かしながら本実施例においては、前述した光洩れ
が低減されることと同じ理由によりこの電気的に
注入された雑音出力も大幅に改善される。またシ
リコン基板１１の下面より電気的に注入されるキ
ヤリアも信号画素に到達しないことも上記説明よ
り明白である。
注入されることによる雑音出力も防止できる。こ
のことを具体的に説明するに、例えば電荷転送デ
バイスにおいては電荷転送を行うべく転送電極に
クロツクパルスを印加する。通常転送電極の外部
への取り出し部分（所謂ボンデイングパツド）に
はｐ―ｎ接合の保護ダイオードが設けられ耐圧向
上が計られる。クロツクパルスにアンダーシユー
トがあり保護ダイオードのｐ―ｎ接合が順方向に
バイアスされると、キヤリアのシリコン基板中へ
の注入が生ずる。この注入されたキヤリアはシリ
コン基板中を拡散するため、第１図に示す従来例
においては出力信号にキヤリア注入による雑音成
分が重畳される。このため、保護ダイオードの付
いた電極に印加すべき波形は細心の注意が必要と
なり周辺回路に大きな制約を課すことになる。し
かしながら本実施例においては、前述した光洩れ
が低減されることと同じ理由によりこの電気的に
注入された雑音出力も大幅に改善される。またシ
リコン基板１１の下面より電気的に注入されるキ
ヤリアも信号画素に到達しないことも上記説明よ
り明白である。
第四に、本実施例では解像度も向上する。次に
これにつき第３図を基に説明する。一般に入射光
の内長波長成分の光によるキヤリアの発生はシリ
コン基板表面より深部で行なわれる。第３図ａに
示す従来の構造において１つの信号画素のみ光照
射された場合を考えると、深部で発生したキヤリ
アは拡散により光照射されている画素下の電位の
井戸６ｄに蓄積される他に隣接する周囲の画素下
の電位の井戸６ｃ，６ｅにも蓄積される。このた
め暗状態の画素出力が増加し変調度が低下してし
まう。一方第３図ｂに示す本実施例により得られ
る構造においてはシリコン基板１１の深部で発生
したキヤリアは寿命の短い欠陥領域１１ｂ中を拡
散するため隣接画素下の電位井戸１６ｃ，１６ｅ
へのキヤリアの蓄積は従来構造に比べ十分小さく
なり変調度の低下を生じない。
これにつき第３図を基に説明する。一般に入射光
の内長波長成分の光によるキヤリアの発生はシリ
コン基板表面より深部で行なわれる。第３図ａに
示す従来の構造において１つの信号画素のみ光照
射された場合を考えると、深部で発生したキヤリ
アは拡散により光照射されている画素下の電位の
井戸６ｄに蓄積される他に隣接する周囲の画素下
の電位の井戸６ｃ，６ｅにも蓄積される。このた
め暗状態の画素出力が増加し変調度が低下してし
まう。一方第３図ｂに示す本実施例により得られ
る構造においてはシリコン基板１１の深部で発生
したキヤリアは寿命の短い欠陥領域１１ｂ中を拡
散するため隣接画素下の電位井戸１６ｃ，１６ｅ
へのキヤリアの蓄積は従来構造に比べ十分小さく
なり変調度の低下を生じない。
第五に、強力な光を照射した際のキヤリアの漏
出（所謂ブルーミング）も本実施例では軽減され
る。次にこれにつき第４図を基に説明する。
出（所謂ブルーミング）も本実施例では軽減され
る。次にこれにつき第４図を基に説明する。
第４図は光照射により生じたキヤリアの蓄積を
行なうためその下を空乏層状態にした電極φ１
と、各画素を分離するためその下をアキユムレー
シヨン状態にした電極φ２とより構成された感光
部を有するイメージセンサの構造を示すものであ
り、図中点線は各電極φ１，φ２下の電位井戸を
示している。今強力な入射光が照射され、電位の
井戸１８ａのみがキヤリアでいつぱいになつた場
合を考える。電位の井戸１８ａに蓄積出来ない過
剰キヤリアは隣接する電位井戸１８ｂとの間のシ
リコン表面がアキユムレーシヨン状態になつてい
るため基板中へ注入される。このため、従来の構
造においては注入されたキヤリアがシリコン基板
１１中を拡散し隣接する画素下の電位井戸１８ｂ
へ蓄積され、ブルーミング現象が生ずる。しかし
本実施例の構造においてはシリコン基板１１中に
注入されたキヤリアは欠陥領域を通過するために
上記と同様な理由でブルーミング現象が軽減され
る。
行なうためその下を空乏層状態にした電極φ１
と、各画素を分離するためその下をアキユムレー
シヨン状態にした電極φ２とより構成された感光
部を有するイメージセンサの構造を示すものであ
り、図中点線は各電極φ１，φ２下の電位井戸を
示している。今強力な入射光が照射され、電位の
井戸１８ａのみがキヤリアでいつぱいになつた場
合を考える。電位の井戸１８ａに蓄積出来ない過
剰キヤリアは隣接する電位井戸１８ｂとの間のシ
リコン表面がアキユムレーシヨン状態になつてい
るため基板中へ注入される。このため、従来の構
造においては注入されたキヤリアがシリコン基板
１１中を拡散し隣接する画素下の電位井戸１８ｂ
へ蓄積され、ブルーミング現象が生ずる。しかし
本実施例の構造においてはシリコン基板１１中に
注入されたキヤリアは欠陥領域を通過するために
上記と同様な理由でブルーミング現象が軽減され
る。
以上のように本実施例によれば感度均一性が良
く、解像度が高く、ブルーミング効果の軽減され
た優れた特性の電荷転送イメージセンサを提供す
ることが出来る。
く、解像度が高く、ブルーミング効果の軽減され
た優れた特性の電荷転送イメージセンサを提供す
ることが出来る。
以上は電荷転送イメージセンサを例にとり説明
をしたが、前述したように本発明はイメージセン
サに限られず、電荷蓄積を伴う半導体装置であれ
ば適用可能である。例えばアナログ信号処理用電
荷転送デバイスや半導体メモリ（電荷結合形メモ
リ、スタテイツクメモリ、ダイナミツクメモリ）
では電気的に注入されたキヤリア（例えばMOS
トランジスタのドレイン領域近傍でインパクトア
イオニゼイシヨンにより発生したキヤリア）によ
りＳ／Ｎの低下またはメモリの内容が変化すると
いう現象が動作条件により起こるが、上記説明か
ら明らかなように本発明によればこうした現象の
発生は大幅に軽減される。
をしたが、前述したように本発明はイメージセン
サに限られず、電荷蓄積を伴う半導体装置であれ
ば適用可能である。例えばアナログ信号処理用電
荷転送デバイスや半導体メモリ（電荷結合形メモ
リ、スタテイツクメモリ、ダイナミツクメモリ）
では電気的に注入されたキヤリア（例えばMOS
トランジスタのドレイン領域近傍でインパクトア
イオニゼイシヨンにより発生したキヤリア）によ
りＳ／Ｎの低下またはメモリの内容が変化すると
いう現象が動作条件により起こるが、上記説明か
ら明らかなように本発明によればこうした現象の
発生は大幅に軽減される。
本発明によれば電荷蓄積形半導体装置における
キヤリアによる悪影響を低減させることができ
る。
キヤリアによる悪影響を低減させることができ
る。
第１図は従来の電荷転送イメージセンサの構造
図、第２図は本発明の一実施例により得られる電
荷転送イメージセンサの構造図、第３図ａ，ｂは
従来構造と本発明の一実施例により得られる構造
の撮像特性の比較を説明するための図、第４図は
本発明の一実施例によるブルーミング特性改善を
説明するための図である。 １１…半導体（シリコン）基板、１１ａ，１１
ｃ…無欠陥領域、１１ｂ…欠陥領域。
図、第２図は本発明の一実施例により得られる電
荷転送イメージセンサの構造図、第３図ａ，ｂは
従来構造と本発明の一実施例により得られる構造
の撮像特性の比較を説明するための図、第４図は
本発明の一実施例によるブルーミング特性改善を
説明するための図である。 １１…半導体（シリコン）基板、１１ａ，１１
ｃ…無欠陥領域、１１ｂ…欠陥領域。
Claims (1)
- １ 酸素濃度が1.0×1017／cm3以上のシリコン基
板を600℃から900℃の間の温度で熱処理し結晶欠
陥の核を生成する第１の工程と、この基板を900
℃から1300℃の間の温度で熱処理し前記核をもと
に基板の内部にほぼ一様の密度の結晶欠陥を成長
させると共に基板の表面層の結晶欠陥を少なくす
る第２の工程とを備えることを特徴とする電荷蓄
積形半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258379A JPS5618475A (en) | 1979-07-23 | 1979-07-23 | Charge storage type semiconductor device and manufacture thereof |
| EP80104254A EP0023656B1 (en) | 1979-07-23 | 1980-07-18 | Charge storage type semiconductor device |
| DE8080104254T DE3067750D1 (en) | 1979-07-23 | 1980-07-18 | Charge storage type semiconductor device |
| US06/551,001 US4649408A (en) | 1979-07-23 | 1983-11-15 | Charge storage type semiconductor device and method for producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258379A JPS5618475A (en) | 1979-07-23 | 1979-07-23 | Charge storage type semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5618475A JPS5618475A (en) | 1981-02-21 |
| JPS6231504B2 true JPS6231504B2 (ja) | 1987-07-08 |
Family
ID=14058449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9258379A Granted JPS5618475A (en) | 1979-07-23 | 1979-07-23 | Charge storage type semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5618475A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665577A (en) * | 1979-11-01 | 1981-06-03 | Nec Corp | Solidstate image sensor |
| JP2724702B2 (ja) * | 1985-06-21 | 1998-03-09 | 日本テキサス・インスツルメンツ 株式会社 | 電荷結合型半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128972A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Solid state pickup device |
-
1979
- 1979-07-23 JP JP9258379A patent/JPS5618475A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5618475A (en) | 1981-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4148048A (en) | Solid-state imaging device | |
| US4686554A (en) | Photoelectric converter | |
| US5476808A (en) | Method of making CCD solid state image sensing device | |
| US5043783A (en) | Solid state image sensor | |
| JPH0318793B2 (ja) | ||
| KR100983767B1 (ko) | 이미저의 스퓨리어스 전하로부터 교정 픽셀을 차폐하는 방법 및 장치 | |
| US4649408A (en) | Charge storage type semiconductor device and method for producing same | |
| US4651015A (en) | Semiconductor imaging device utilizing static induction transistors | |
| US4504848A (en) | Solid state image sensor with over-flow control | |
| JPH0831988B2 (ja) | 固体撮像デバイス | |
| US4725873A (en) | Semiconductor imaging device | |
| JPH05175471A (ja) | 固体撮像装置 | |
| JP3326798B2 (ja) | 固体撮像装置 | |
| JPS6134263B2 (ja) | ||
| CA1149952A (en) | Charge storage type semiconductor device and method for producing same | |
| JP3303384B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2000059695A (ja) | 固体撮像装置およびその駆動方法 | |
| JPS5846189B2 (ja) | 固体撮像装置の製造方法 | |
| JPS62190870A (ja) | 固体撮像装置およびその製造方法 | |
| JPH05275430A (ja) | 半導体素子の製造方法 | |
| JPS60167366A (ja) | 固体撮像装置の製造方法 | |
| JPH01268164A (ja) | 固体撮像装置 | |
| JPS60103666A (ja) | 電荷注入装置 | |
| JPH03257966A (ja) | 固体撮像装置の製造方法 | |
| JPH0340465A (ja) | 光電変換方法 |