JPS6232641U - - Google Patents

Info

Publication number
JPS6232641U
JPS6232641U JP12527185U JP12527185U JPS6232641U JP S6232641 U JPS6232641 U JP S6232641U JP 12527185 U JP12527185 U JP 12527185U JP 12527185 U JP12527185 U JP 12527185U JP S6232641 U JPS6232641 U JP S6232641U
Authority
JP
Japan
Prior art keywords
counter
stage
counters
value
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12527185U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12527185U priority Critical patent/JPS6232641U/ja
Publication of JPS6232641U publication Critical patent/JPS6232641U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【図面の簡単な説明】
第１図はこの考案の一実施例を示すブロツク図
、第２図は第１図の装置の動作を示す動作タイム
図、第３図は従来の装置を示すブロツク図。 １は入力端子、２は出力端子、３は判定装置、
６０はレジスタ、６１〜６６はそれぞれカウンタ
。尚、各図中同一符号は同一又は相当部分を示す
。

Claims (1)

  1. 【実用新案登録請求の範囲】 プリセツト可能なパルスカウンタをｍ個（ｍは
    設計によつて定める正の整数）その計数値の出力
    を縦続的に接続して、前段のカウンタの計数値を
    後続段のカウンタのプリセツト値として入力する
    ようにし、最前段のカウンタのプリセツト値は数
    値０とするように構成したカウンタ群、 計数の対象となる入力データを上記カウンタ群
    の各カウンタに並列に入力する手段、 上記入力データが論理「１」のときはその都度
    、上記各カウンタの計数値を１だけ増加し、上記
    入力データが論理「０」のときはその部度、上記
    各カウンタの計数値を後続するカウンタにプリセ
    ツトし最前段のカウンタには数値０をプリセツト
    する手段、 最後段のカウンタの計数値を設計により定めた
    数値と比較する判定装置を備えた計数装置。
JP12527185U 1985-08-14 1985-08-14 Pending JPS6232641U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12527185U JPS6232641U (ja) 1985-08-14 1985-08-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12527185U JPS6232641U (ja) 1985-08-14 1985-08-14

Publications (1)

Publication Number Publication Date
JPS6232641U true JPS6232641U (ja) 1987-02-26

Family

ID=31018025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12527185U Pending JPS6232641U (ja) 1985-08-14 1985-08-14

Country Status (1)

Country Link
JP (1) JPS6232641U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216209U (ja) * 1988-07-18 1990-02-01

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216209U (ja) * 1988-07-18 1990-02-01

Similar Documents

Publication Publication Date Title
JPS6291286U (ja)
SU590735A1 (ru) Устройство дл умножени
SU773921A1 (ru) Нормализатор длительности импульсов
SU631913A1 (ru) Преобразователь интервала времени в двоичный код
SU1408437A1 (ru) Генератор случайного потока импульсов
JPS6316339U (ja)
SU1070549A1 (ru) Устройство дл делени частот двух импульсных последовательностей
JP2518022Y2 (ja) 最大パルス幅測定回路
GB1139263A (en) Improvements relating to selectable count counters
GB1113321A (en) Binary-coded decimal counters
JPS583642U (ja) カウンタ回路
JPH03188712A (ja) 信号断検出回路
JPS6223341U (ja)
JPS61143334U (ja)
JPS61292723A (ja) キ−入力装置
JPS6399277U (ja)
JPS61179836U (ja)
JPS6415832A (en) Single-chip microcomputer
JPH0455831U (ja)
JPH0358051U (ja)
JPS5840946U (ja) ランダムパルスカウンタ
JPS5521657A (en) Reversible frequency demultiplication circuit
JPS61157865U (ja)
JPH0238839U (ja)
JPH01117535U (ja)