JPS6232653A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS6232653A JPS6232653A JP60172160A JP17216085A JPS6232653A JP S6232653 A JPS6232653 A JP S6232653A JP 60172160 A JP60172160 A JP 60172160A JP 17216085 A JP17216085 A JP 17216085A JP S6232653 A JPS6232653 A JP S6232653A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- gate electrode
- silicon film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は例えばアクティブマトリクス型平面ディスプ
レイパネルの各画素の切替えに用いられる薄膜トランジ
スタの製造方法に関する。
レイパネルの各画素の切替えに用いられる薄膜トランジ
スタの製造方法に関する。
「従来の技術」
近年アクティブマトリクス型の平面ディスプレイパネル
の実現を目的として、半導体薄膜として多結晶シリコン
膜を用い、高速なスイッチング特性をもつ薄膜トランジ
スタの開発が進められている。第２図に多結晶シリコン
膜を用いた従来の薄膜トランジスタの断面構造を示す。
の実現を目的として、半導体薄膜として多結晶シリコン
膜を用い、高速なスイッチング特性をもつ薄膜トランジ
スタの開発が進められている。第２図に多結晶シリコン
膜を用いた従来の薄膜トランジスタの断面構造を示す。
（例えば。
Ｌａｋａｔｏｓ 、 ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ
ｔｈｅ ＳＩｐ 、 ＶＯＩ、 ２４（１９８３） １
８７．）この薄膜トランジスタの構造では、半導体薄膜
に多結晶シリコン膜を用いている。この多結晶シリコン
膜の移動度向上のためには、高温でシリコン膜を形成す
るか、あるいは高温でシリコン膜を加熱して結晶粒径を
増大する必要があった。
ｔｈｅ ＳＩｐ 、 ＶＯＩ、 ２４（１９８３） １
８７．）この薄膜トランジスタの構造では、半導体薄膜
に多結晶シリコン膜を用いている。この多結晶シリコン
膜の移動度向上のためには、高温でシリコン膜を形成す
るか、あるいは高温でシリコン膜を加熱して結晶粒径を
増大する必要があった。
以下、この第２図に示す薄膜トランジスタの製遣方法を
説明する。まず絶縁基板１１上に多結晶シＩＪ−７ン膜
１２あるいはアモルファスシリコン膜１２を形成し、必
要に応じて電気炉加熱、レーザアニール等の方法により
シリコン膜１２の結晶化を行う。次に多結晶シリコン膜
１２上にゲート絶縁膜１３を形成した後、ゲート絶縁膜
１３上（ニゲート電極１４を形成する。その後、ゲート
電極１４をマスクとしてイオン注入法によりリン、ボロ
ン、ヒ素等の不純物を打ち込み、電気炉加熱、ランプ加
熱等の方法により不純物の活性化を行い、多結晶シリコ
ン膜１２にソース領域１５およびドレイン領域１６を形
成する。次に全体の上に層間絶縁膜１７を堆積した後、
ソース領域１５、ドレイン領域１６」二の層間絶縁膜１
７にそれぞれコンタノドホールを開口し、これら開口を
通じてソース領域１５、ドレイン領域１６とそれぞれ接
触したソース電極１８、ドレイン電極１９を形成して薄
膜トランジスタを完成する。
説明する。まず絶縁基板１１上に多結晶シＩＪ−７ン膜
１２あるいはアモルファスシリコン膜１２を形成し、必
要に応じて電気炉加熱、レーザアニール等の方法により
シリコン膜１２の結晶化を行う。次に多結晶シリコン膜
１２上にゲート絶縁膜１３を形成した後、ゲート絶縁膜
１３上（ニゲート電極１４を形成する。その後、ゲート
電極１４をマスクとしてイオン注入法によりリン、ボロ
ン、ヒ素等の不純物を打ち込み、電気炉加熱、ランプ加
熱等の方法により不純物の活性化を行い、多結晶シリコ
ン膜１２にソース領域１５およびドレイン領域１６を形
成する。次に全体の上に層間絶縁膜１７を堆積した後、
ソース領域１５、ドレイン領域１６」二の層間絶縁膜１
７にそれぞれコンタノドホールを開口し、これら開口を
通じてソース領域１５、ドレイン領域１６とそれぞれ接
触したソース電極１８、ドレイン電極１９を形成して薄
膜トランジスタを完成する。
「発明が解決しようとする問題点」
このような従来の薄膜トランジスタの製造方法では次の
ような欠点があった。
ような欠点があった。
（ａ） 絶縁基板１１として安価なガラスの使用が望
まれるが、そのガラス基板が耐えるように製造工程を低
温化せねばならず、次のような問題が生じる。まずイオ
ン注入法により導入した不純物の活性化が低温熱処理で
は不十分であるため、ソース領域１５、ドレイン領域１
６のシート抵抗が高くなる。例えば活性化の温度をガラ
スの変形温度以下である６００°Ｃにした場合、ソース
領域１５、ドレイン領域１６のシート抵抗は１０００
ＶＤにもなる。この結果、ソース電極１８、ドレイン電
極１９とソース領域１５゜１・上゛レイン領域１６との
各接触抵抗が高くなり、薄膜トランジスタの高駆動化が
図れない。また低温熱処理では多結晶シリコン膜１２の
結晶化が不十分であり、キャリアの移動度が小さくなる
ため、高駆動な薄膜トランジスタが形成できない。
まれるが、そのガラス基板が耐えるように製造工程を低
温化せねばならず、次のような問題が生じる。まずイオ
ン注入法により導入した不純物の活性化が低温熱処理で
は不十分であるため、ソース領域１５、ドレイン領域１
６のシート抵抗が高くなる。例えば活性化の温度をガラ
スの変形温度以下である６００°Ｃにした場合、ソース
領域１５、ドレイン領域１６のシート抵抗は１０００
ＶＤにもなる。この結果、ソース電極１８、ドレイン電
極１９とソース領域１５゜１・上゛レイン領域１６との
各接触抵抗が高くなり、薄膜トランジスタの高駆動化が
図れない。また低温熱処理では多結晶シリコン膜１２の
結晶化が不十分であり、キャリアの移動度が小さくなる
ため、高駆動な薄膜トランジスタが形成できない。
（ｂ） 大面積基板の使用が望まれるが、イオン注入
法を用いる場合は、−基板当りの処理時間が長く生産性
が悪い。
法を用いる場合は、−基板当りの処理時間が長く生産性
が悪い。
この発明の目的は従来のイオン注入法によるソース領域
、ドレイン領域の形成工程と、シリコン膜の結晶化に必
要であった高温熱処理工程とを除去し、低温熱処理でも
ソース領域、ドレイン領域の低抵抗化とシリコン膜の結
晶粒径の増大とが図れ、かつ大面積基板上でも形成が可
能な薄膜トランジスタの製造方法を提供することにある
。
、ドレイン領域の形成工程と、シリコン膜の結晶化に必
要であった高温熱処理工程とを除去し、低温熱処理でも
ソース領域、ドレイン領域の低抵抗化とシリコン膜の結
晶粒径の増大とが図れ、かつ大面積基板上でも形成が可
能な薄膜トランジスタの製造方法を提供することにある
。
「問題点を解決するための手段」
この発明によればゲート電極をマスクとしてゲート絶縁
膜を除去し、その除去により露出したシリコン膜表面上
に金属膜を堆積し、その金属膜および前記ゲート電極に
光、電磁波、荷電粒子の何れか一つを照射して加熱する
ことにより、前記露出したシリコン膜表面と前記金属膜
との界面にソース電極、ドレイン電極として使用する金
后・シリコン化合物（シリサイド）を形成し、かつ前記
ゲート電極直下のシリコン膜を熱処理し、結晶化する。
膜を除去し、その除去により露出したシリコン膜表面上
に金属膜を堆積し、その金属膜および前記ゲート電極に
光、電磁波、荷電粒子の何れか一つを照射して加熱する
ことにより、前記露出したシリコン膜表面と前記金属膜
との界面にソース電極、ドレイン電極として使用する金
后・シリコン化合物（シリサイド）を形成し、かつ前記
ゲート電極直下のシリコン膜を熱処理し、結晶化する。
従来の技術とはソース・ドレインがシリサイドで形成さ
れること、およびシリコン膜の結晶化がゲート電極から
の伝導熱によって行われることが異なる。
れること、およびシリコン膜の結晶化がゲート電極から
の伝導熱によって行われることが異なる。
「実施例」
第１図にこの発明による薄膜トランジスタの製造方法の
一実施例を示す。まず第１図Ａに示すように、例えば石
英基板２１上に多結晶シリコン膜２２、あるいはアモル
ファスシリコン膜２２をＣＶＤ法、グロー放電分解法、
蒸着法等で形成した後、そのシリコン膜２２上にシリコ
ン酸化膜、シリコン窒化膜等のゲート絶縁膜３３を形成
する。
一実施例を示す。まず第１図Ａに示すように、例えば石
英基板２１上に多結晶シリコン膜２２、あるいはアモル
ファスシリコン膜２２をＣＶＤ法、グロー放電分解法、
蒸着法等で形成した後、そのシリコン膜２２上にシリコ
ン酸化膜、シリコン窒化膜等のゲート絶縁膜３３を形成
する。
次に第１図Ｂに示すように光吸収係数が比較的大きいシ
リコン、モ１ノプデン、タングステン、あるいはチタン
等を例えば厚さ４ｏｏｏｉ程度に堆積してゲート電極２
４を例えば４ｏｏｏｉ程度の厚さで形成する。その後、
必要に応じてこのゲート電極２４とソース領域、ドレイ
ン領域との短絡を防止するために、° −酸化シリコ
ン、窒化シリコン恐どの絶縁膜２５をゲート電極２４の
側壁に、膜厚１００オグストロント程度に形成する。
リコン、モ１ノプデン、タングステン、あるいはチタン
等を例えば厚さ４ｏｏｏｉ程度に堆積してゲート電極２
４を例えば４ｏｏｏｉ程度の厚さで形成する。その後、
必要に応じてこのゲート電極２４とソース領域、ドレイ
ン領域との短絡を防止するために、° −酸化シリコ
ン、窒化シリコン恐どの絶縁膜２５をゲート電極２４の
側壁に、膜厚１００オグストロント程度に形成する。
次に第１図Ｃに示すように絶縁膜２５をゲート電極２４
の側壁部だけ残して反応性イオンエツチング等により除
去する。その後、金属膜２６としてシリコンと反応しシ
リサイド（化合物）の形成が可能で、かつシリコン膜よ
り光吸収係数の大きいチタン、モリブデン、あるいはタ
ングステン等を１０００人程度以上に堆積する。
の側壁部だけ残して反応性イオンエツチング等により除
去する。その後、金属膜２６としてシリコンと反応しシ
リサイド（化合物）の形成が可能で、かつシリコン膜よ
り光吸収係数の大きいチタン、モリブデン、あるいはタ
ングステン等を１０００人程度以上に堆積する。
このようにして形成した試料へ第１図りに示すよう（二
例えば１８ＫＷのハロゲンランプ光２７゜２８を数１０
秒程度照射する。試料の上方から入射した光２７はゲー
ト電極２４および金属膜２６にほとんど吸収される。一
方、試料の下方から入射した光２８は石英基板２１を透
過して一部シリコン膜２２に吸収され、残りは金属膜２
６およびゲート電極２４に吸収される。光の吸収量はゲ
ート電極２４および金属膜２６で最も多く、次にシリコ
ン膜２２であり、石英基板２１では無視できるほど少な
い。この結果、試料の温度はゲート電極２４および金属
膜２６で最も高く、次にシリコン膜２２が高くなる。こ
のためゲート電極２４および金属膜２６からシリコン膜
２２へ熱伝導が生じ、シリコン膜２２はシリコン膜２２
の光吸収による発熱に加え、侵導熱の寄与により、さら
に高温に加熱され、例えば１０００°ｃＢ上Ｃ二なる。
例えば１８ＫＷのハロゲンランプ光２７゜２８を数１０
秒程度照射する。試料の上方から入射した光２７はゲー
ト電極２４および金属膜２６にほとんど吸収される。一
方、試料の下方から入射した光２８は石英基板２１を透
過して一部シリコン膜２２に吸収され、残りは金属膜２
６およびゲート電極２４に吸収される。光の吸収量はゲ
ート電極２４および金属膜２６で最も多く、次にシリコ
ン膜２２であり、石英基板２１では無視できるほど少な
い。この結果、試料の温度はゲート電極２４および金属
膜２６で最も高く、次にシリコン膜２２が高くなる。こ
のためゲート電極２４および金属膜２６からシリコン膜
２２へ熱伝導が生じ、シリコン膜２２はシリコン膜２２
の光吸収による発熱に加え、侵導熱の寄与により、さら
に高温に加熱され、例えば１０００°ｃＢ上Ｃ二なる。
この結果、例えば第３２回応用物理学関係連合講演会講
演予稿集の１２２−Ｃ−９に述べられているようにゲー
ト電極２４直下においてシリコン膜２′２：の結晶化が
生じ、結晶化シリコン膜２９となる。また同時に金属膜
２６とシリコン膜２２との反応によりシリコン化合物（
シリサイド）がゲート絶縁膜２３の両側に形成されてソ
ース領域３１、ドレイン領域３２が得られる。
演予稿集の１２２−Ｃ−９に述べられているようにゲー
ト電極２４直下においてシリコン膜２′２：の結晶化が
生じ、結晶化シリコン膜２９となる。また同時に金属膜
２６とシリコン膜２２との反応によりシリコン化合物（
シリサイド）がゲート絶縁膜２３の両側に形成されてソ
ース領域３１、ドレイン領域３２が得られる。
次に未反応金属膜２６を゛エツチングなどにより除去し
た後、第１図Ｅに示すように層間絶縁膜３３を堆積する
。最後に層間絶縁膜３３にコンタクトホールな開口しそ
れぞれその開口をｉｍじてソース領域３１およびドレイ
ン領域３２と接触したソース電極３４およびドレイン電
極３５を形成して薄膜トランジスタを完成する。
た後、第１図Ｅに示すように層間絶縁膜３３を堆積する
。最後に層間絶縁膜３３にコンタクトホールな開口しそ
れぞれその開口をｉｍじてソース領域３１およびドレイ
ン領域３２と接触したソース電極３４およびドレイン電
極３５を形成して薄膜トランジスタを完成する。
以上説明したこの発明の薄膜トランジスタの製造方法に
よれば、ソース領域３１、ドレイン領域３２がシリサイ
ドで形成され、従来のイオン注入法によるソース領域、
ドレイン領域と比較し電気抵抗が１／１００〜１／１０
００になる。また多結晶シリコン膜２９の結晶粒径はゲ
ート電極２４からの１云導熱の寄与により２〜３倍増大
する。
よれば、ソース領域３１、ドレイン領域３２がシリサイ
ドで形成され、従来のイオン注入法によるソース領域、
ドレイン領域と比較し電気抵抗が１／１００〜１／１０
００になる。また多結晶シリコン膜２９の結晶粒径はゲ
ート電極２４からの１云導熱の寄与により２〜３倍増大
する。
以上説明した実施例ではシリサイド化とシリコン膜２２
の結晶化を・・ロゲンランプ光照射により行ったが、こ
れに限ることはなくレーザ光照射によってもまったく同
様に実施できる。また電磁波照射による高周波加熱法に
よっても同様に実施でき、この場合には金属膜２６およ
びゲート電極２４が電磁波を吸収し、渦電流の発生によ
り発熱する点が光照射による方法と異なる。例えば周波
数４００ ＫＨｚをもつ高周波加熱装置を用いると、金
属膜２６における電磁波の表皮深さが数靜にも及ぶため
、ゲート電極２４および金属膜２６は膜厚方向に一様に
加熱され、光照射の場合と同様にシリコン膜２２はゲー
ト電極２４、金属膜２６からの伝導熱によって加熱され
、結晶化が生じ、またシリサイド化も光照射の場合と同
様に行える。荷電粒子の照射によっても光照射、電磁波
照射の場合とまったく同様に実施できる。例えば荷電粒
子として電子ビームを用いて行うことができ、加速電圧
１０ＫＶ、ビーム電流数ｍＡの条件でシリコン膜２２の
結晶化およびシリサイド化を生じさせることができる。
の結晶化を・・ロゲンランプ光照射により行ったが、こ
れに限ることはなくレーザ光照射によってもまったく同
様に実施できる。また電磁波照射による高周波加熱法に
よっても同様に実施でき、この場合には金属膜２６およ
びゲート電極２４が電磁波を吸収し、渦電流の発生によ
り発熱する点が光照射による方法と異なる。例えば周波
数４００ ＫＨｚをもつ高周波加熱装置を用いると、金
属膜２６における電磁波の表皮深さが数靜にも及ぶため
、ゲート電極２４および金属膜２６は膜厚方向に一様に
加熱され、光照射の場合と同様にシリコン膜２２はゲー
ト電極２４、金属膜２６からの伝導熱によって加熱され
、結晶化が生じ、またシリサイド化も光照射の場合と同
様に行える。荷電粒子の照射によっても光照射、電磁波
照射の場合とまったく同様に実施できる。例えば荷電粒
子として電子ビームを用いて行うことができ、加速電圧
１０ＫＶ、ビーム電流数ｍＡの条件でシリコン膜２２の
結晶化およびシリサイド化を生じさせることができる。
以上説明した実施例では、石英基板を用いて説明したが
、ガラス基板を用いても同様に実施できる。この場合に
はガラス基板が石英基板に比べて低融点物質であるため
、シリコン膜２２の結晶化およびシリサイド化の際にガ
ラス基板を過度に加熱する前に、シリサイド化とシリコ
ン膜の結晶化を終了する必要があり、そのためには加熱
時間を短かくするためキャノンランプ光、レーザ光など
を用いることができる。
、ガラス基板を用いても同様に実施できる。この場合に
はガラス基板が石英基板に比べて低融点物質であるため
、シリコン膜２２の結晶化およびシリサイド化の際にガ
ラス基板を過度に加熱する前に、シリサイド化とシリコ
ン膜の結晶化を終了する必要があり、そのためには加熱
時間を短かくするためキャノンランプ光、レーザ光など
を用いることができる。
また上記実施例ではゲート電極とソース領域３１、ドレ
イン領域３２との短絡を防止するためにゲート電極に絶
縁物から成る側壁２５を形成したが、これに限ることは
なく、側壁２５を形成しなくてもゲート絶縁膜２３の存
在によりソース領域３１、ドレイン領域３２とゲート電
極２４とは互に分離される。
イン領域３２との短絡を防止するためにゲート電極に絶
縁物から成る側壁２５を形成したが、これに限ることは
なく、側壁２５を形成しなくてもゲート絶縁膜２３の存
在によりソース領域３１、ドレイン領域３２とゲート電
極２４とは互に分離される。
「発明の効果」
以上説明したようにこの発明の方法によれば、ソース領
域、ドレイン領域がシリサイドで形成されるため電気抵
抗を低く抑えることができる。このためソース電極、ド
レイン電極とのコンタクト抵抗を小さくすることができ
、薄膜トランジスタの高駆動化が図れる。また大面漬基
板にも適用でき、イオン注入法に比ベスループット（生
産性）を上げることができる。さらにシリコン膜の結晶
化はゲート電極からの１云導熱により行われるため。
域、ドレイン領域がシリサイドで形成されるため電気抵
抗を低く抑えることができる。このためソース電極、ド
レイン電極とのコンタクト抵抗を小さくすることができ
、薄膜トランジスタの高駆動化が図れる。また大面漬基
板にも適用でき、イオン注入法に比ベスループット（生
産性）を上げることができる。さらにシリコン膜の結晶
化はゲート電極からの１云導熱により行われるため。
透明基板の加熱を抑えて、ゲート電極直下のアクティブ
領域に結晶粒径の大きな結晶化したシリコン膜を形成で
きる。この結果、チャネル領域の移動度が向上し、薄膜
トランジスタの高駆動化が図れる利点がある。
領域に結晶粒径の大きな結晶化したシリコン膜を形成で
きる。この結果、チャネル領域の移動度が向上し、薄膜
トランジスタの高駆動化が図れる利点がある。
第１図はこの発明の薄膜トランジスタの製；貴注の一実
施例の各・工程を示す断面図、第２図は従来の薄膜トラ
ンジスタの製造方法により得られた薄膜トランジスタを
示す断面図である。 ２１：絶縁基板、２２：多結晶シリコン４λ、２３：ゲ
ート絶縁膜、２４：ゲート電極、２５：絶縁膜、２６：
金属膜、２７：試料の上方から入射するハロゲンランプ
光、２８：試料の下方から入射するハロゲンランプ光、
２９：結晶化頭載、３１：シリサイドで形成したソース
領域、３２：シリサイドで形成したドレイン＠域、３３
：層間絶嶽膜、３４：ソース電極、３５ニドレイン電極
。 特許出願人 日本′宸信電話株式会社代 理 人
草 野 卓オ １ 図 士 １ 図 オ ２ 図
施例の各・工程を示す断面図、第２図は従来の薄膜トラ
ンジスタの製造方法により得られた薄膜トランジスタを
示す断面図である。 ２１：絶縁基板、２２：多結晶シリコン４λ、２３：ゲ
ート絶縁膜、２４：ゲート電極、２５：絶縁膜、２６：
金属膜、２７：試料の上方から入射するハロゲンランプ
光、２８：試料の下方から入射するハロゲンランプ光、
２９：結晶化頭載、３１：シリサイドで形成したソース
領域、３２：シリサイドで形成したドレイン＠域、３３
：層間絶嶽膜、３４：ソース電極、３５ニドレイン電極
。 特許出願人 日本′宸信電話株式会社代 理 人
草 野 卓オ １ 図 士 １ 図 オ ２ 図
Claims (1)
- （１）絶縁基板上に堆積されたシリコン膜と、そのシリ
コン膜上面に順次形成されたゲート絶縁膜およびゲート
電極とを具備する薄膜トランジスタの製造方法において
、 前記ゲート電極をマスクとして前記ゲート絶縁膜を除去
する工程と、 その除去により露出した前記シリコン膜表面上に金属膜
を堆積する工程と、 その堆積された金属膜および前記ゲート電極に、光、電
磁波、荷電粒子のうちの何れか一つを照射して加熱する
ことにより、前記露出したシリコン膜表面と前記金属膜
との界面にソース電極、ドレイン電極として使用する金
属シリコン化合物を形成し、かつ前記ゲート電極直下の
シリコン膜を熱処理し結晶化する工程とを含むことを特
徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172160A JPS6232653A (ja) | 1985-08-05 | 1985-08-05 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172160A JPS6232653A (ja) | 1985-08-05 | 1985-08-05 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6232653A true JPS6232653A (ja) | 1987-02-12 |
Family
ID=15936683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172160A Pending JPS6232653A (ja) | 1985-08-05 | 1985-08-05 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232653A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341028A (en) * | 1990-10-09 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
| EP0645802A3 (en) * | 1993-09-20 | 1998-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009141144A (ja) * | 2007-12-06 | 2009-06-25 | Sharp Corp | 半導体記憶装置及びその製造方法と駆動方法 |
| CN104716193A (zh) * | 2013-12-11 | 2015-06-17 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
-
1985
- 1985-08-05 JP JP60172160A patent/JPS6232653A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444282A (en) * | 1990-10-09 | 1995-08-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
| US5341028A (en) * | 1990-10-09 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
| US7602020B2 (en) | 1992-10-09 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US8017506B2 (en) | 1992-10-09 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6790749B2 (en) | 1992-10-09 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7723788B2 (en) | 1992-10-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7109108B2 (en) | 1992-10-09 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having metal silicide |
| US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6867431B2 (en) | 1993-09-20 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| EP0645802A3 (en) * | 1993-09-20 | 1998-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009141144A (ja) * | 2007-12-06 | 2009-06-25 | Sharp Corp | 半導体記憶装置及びその製造方法と駆動方法 |
| CN104716193A (zh) * | 2013-12-11 | 2015-06-17 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595944A (en) | Transistor and process for fabricating the same | |
| US5132754A (en) | Thin film silicon semiconductor device and process for producing thereof | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| US5248630A (en) | Thin film silicon semiconductor device and process for producing thereof | |
| US5946560A (en) | Transistor and method of forming the same | |
| JP2000353666A (ja) | 半導体薄膜およびその製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3781787B2 (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JP3402030B2 (ja) | 薄膜半導体装置製造方法 | |
| JPS6232653A (ja) | 薄膜トランジスタの製造方法 | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JP3054186B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JP2002280304A (ja) | 半導体装置の製造方法 | |
| JP3565911B2 (ja) | 半導体装置の作製方法 | |
| JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
| JPH0714849A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001223208A (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
| JP2002237598A (ja) | 薄膜トランジスタの製造方法 | |
| JP2753023B2 (ja) | 半導体装置の製造方法 | |
| JP3051363B2 (ja) | 半導体装置の作製方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPH0982661A (ja) | 半導体装置の製造方法及びイオンドーピング装置 |