JPS6232668B2 - - Google Patents
Info
- Publication number
- JPS6232668B2 JPS6232668B2 JP55159485A JP15948580A JPS6232668B2 JP S6232668 B2 JPS6232668 B2 JP S6232668B2 JP 55159485 A JP55159485 A JP 55159485A JP 15948580 A JP15948580 A JP 15948580A JP S6232668 B2 JPS6232668 B2 JP S6232668B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- packets
- output
- terminals
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、複数の端末を収容し、これら複数の
端末からのパケツトを選択し、１本の回線（例え
ば、加入者線）へ端末からのパケツトを送信する
パケツト分岐挿入装置に関するものである。
端末からのパケツトを選択し、１本の回線（例え
ば、加入者線）へ端末からのパケツトを送信する
パケツト分岐挿入装置に関するものである。
パケツト端末を用いてパケツト交換網或いはパ
ケツト端末と通信を行うことを目的とするシステ
ムにおいて、例えばパケツト端末を１回線増設す
る場合には、パケツト交換網との間の回線を更に
１本増すか、或いはパケツト交換網との間に既収
容のパケツト端末からのパケツトと増設を行うパ
ケツト端末からのパケツトをパケツト多重する機
能を有するパケツト多重化装置を設置する必要が
ある。
ケツト端末と通信を行うことを目的とするシステ
ムにおいて、例えばパケツト端末を１回線増設す
る場合には、パケツト交換網との間の回線を更に
１本増すか、或いはパケツト交換網との間に既収
容のパケツト端末からのパケツトと増設を行うパ
ケツト端末からのパケツトをパケツト多重する機
能を有するパケツト多重化装置を設置する必要が
ある。
ところが前者の場合には、新らたに回線を増設
するための回線敷設費用は膨大である。後者の場
合には、パケツト多重を行う装置を導入すること
となるが、パケツト交換網と当該装置との間のデ
ータリンクにおいてハイレベルデータリンクコン
トロール（HDLC）手順に従うフレームレベルの
処理だけではなく、既存パケツト端末および新設
パケツト端末と、パケツト交換網に接続される通
信相手となるパケツト端末との間のデータリンク
におけるCCITT勧告X25に従うパケツトレベル
インタフエースの処理が必要となる。しかもパケ
ツト多重化装置は、多数のパケツト端末を収容す
ることによつて経済化を図つており、小規模の装
置でも16端末乃至64端末程度を収容することによ
つて経済効果を図つており、２，３端末程度では
経済的に不利である。
するための回線敷設費用は膨大である。後者の場
合には、パケツト多重を行う装置を導入すること
となるが、パケツト交換網と当該装置との間のデ
ータリンクにおいてハイレベルデータリンクコン
トロール（HDLC）手順に従うフレームレベルの
処理だけではなく、既存パケツト端末および新設
パケツト端末と、パケツト交換網に接続される通
信相手となるパケツト端末との間のデータリンク
におけるCCITT勧告X25に従うパケツトレベル
インタフエースの処理が必要となる。しかもパケ
ツト多重化装置は、多数のパケツト端末を収容す
ることによつて経済化を図つており、小規模の装
置でも16端末乃至64端末程度を収容することによ
つて経済効果を図つており、２，３端末程度では
経済的に不利である。
また優先処理する回線を設定する場合に、前者
の手段ではパケツト交換網にその機能を新設する
必要があり、後者の手段ではパケツト多重化装置
に前記に加えて更に優先処理機能を追加する必要
があり、いずれの場合にも前記した事項に加えて
不利である。
の手段ではパケツト交換網にその機能を新設する
必要があり、後者の手段ではパケツト多重化装置
に前記に加えて更に優先処理機能を追加する必要
があり、いずれの場合にも前記した事項に加えて
不利である。
本発明の目的は、上記した従来技術の欠点をな
くし、数端末程度の増設が容易で、かつ経済的な
パケツト分岐挿入装置を提供することにある。さ
らに、いずれの端末からのパケツトを優先処理す
るかを任意に設定可能なパケツト分岐挿入装置を
提供するにある。
くし、数端末程度の増設が容易で、かつ経済的な
パケツト分岐挿入装置を提供することにある。さ
らに、いずれの端末からのパケツトを優先処理す
るかを任意に設定可能なパケツト分岐挿入装置を
提供するにある。
前記目的を実現するために、本発明は、複数の
端末ごとに設けられ、対応する端末から送信され
るパケツトの受信検出を行ない、先着順にパケツ
トを蓄積し、かつ先着順にパケツト出力する複数
のパケツト蓄積手段と、該複数のパケツト蓄積手
段のうち特定のパケツト蓄積手段に蓄積されたパ
ケツトの個数が予め設定された個数より多いか否
かを判定すると共に、該予め設定された個数より
多い個数のパケツトが蓄積されている場合には、
他のパケツト蓄積手段に優先して前記特定のパケ
ツト蓄積手段に蓄積されたパケツトを出力するよ
うに指示する制御信号を出力する制御手段と、該
制御信号により指示されたパケツト蓄積手段から
出力されるパケツトを選択して後位の回線に送出
する選択手段とを設けたパケツト分岐挿入装置を
提供する。
端末ごとに設けられ、対応する端末から送信され
るパケツトの受信検出を行ない、先着順にパケツ
トを蓄積し、かつ先着順にパケツト出力する複数
のパケツト蓄積手段と、該複数のパケツト蓄積手
段のうち特定のパケツト蓄積手段に蓄積されたパ
ケツトの個数が予め設定された個数より多いか否
かを判定すると共に、該予め設定された個数より
多い個数のパケツトが蓄積されている場合には、
他のパケツト蓄積手段に優先して前記特定のパケ
ツト蓄積手段に蓄積されたパケツトを出力するよ
うに指示する制御信号を出力する制御手段と、該
制御信号により指示されたパケツト蓄積手段から
出力されるパケツトを選択して後位の回線に送出
する選択手段とを設けたパケツト分岐挿入装置を
提供する。
以下、図を用いて本発明を詳細に説明する。
第１図は本発明によるパケツト分岐挿入装置の
１例を示すブロツク図であり、図中１はパケツト
分岐挿入装置、２１〜２ｎはｎ個の端末、３１〜
３ｎは端末２１〜２ｎに対応して設置されるパケ
ツト蓄積部、４は制御部、５は選択部、６１〜６
ｎは端末２１〜２ｎからのパケツトを伝送するデ
ータ線、７はパケツト分岐挿入装置１よりパケツ
ト交換網（図示省略）へ向う上り回線、８はパケ
ツト交換網よりパケツト分岐挿入装置１へ向う下
り回線、９１〜９ｎは端末２１〜２ｎへパケツト
を伝送するデータ線を示す。
１例を示すブロツク図であり、図中１はパケツト
分岐挿入装置、２１〜２ｎはｎ個の端末、３１〜
３ｎは端末２１〜２ｎに対応して設置されるパケ
ツト蓄積部、４は制御部、５は選択部、６１〜６
ｎは端末２１〜２ｎからのパケツトを伝送するデ
ータ線、７はパケツト分岐挿入装置１よりパケツ
ト交換網（図示省略）へ向う上り回線、８はパケ
ツト交換網よりパケツト分岐挿入装置１へ向う下
り回線、９１〜９ｎは端末２１〜２ｎへパケツト
を伝送するデータ線を示す。
図において、端末２１〜２ｎから送出されるパ
ケツトは各々対応するパケツト蓄積部３１〜３ｎ
にて受信検出されると共に先着順に蓄積される。
制御部４では各パケツト蓄積部３１〜３ｎに蓄積
されているパケツト数を監視し、各パケツト蓄積
部３１〜３ｎの蓄積状態に応じていずれのパケツ
ト蓄積部に蓄積されたパケツトを出力するかを予
め設定された優先順位等に従つて判断し、パケツ
ト蓄積部３１〜３ｎ及び選択部５に指示する。指
定されたパケツト蓄積部（例えば、３１）では、
蓄積されているパケツトを先着順に出力し、その
出力されたパケツトは選択部５にて選択されて上
り回線７を介してパケツト交換網に送信される。
なお、この間他のパケツト蓄積部３２〜３ｎから
の出力は抑圧されると共に、選択部５にて選択が
禁止される。
ケツトは各々対応するパケツト蓄積部３１〜３ｎ
にて受信検出されると共に先着順に蓄積される。
制御部４では各パケツト蓄積部３１〜３ｎに蓄積
されているパケツト数を監視し、各パケツト蓄積
部３１〜３ｎの蓄積状態に応じていずれのパケツ
ト蓄積部に蓄積されたパケツトを出力するかを予
め設定された優先順位等に従つて判断し、パケツ
ト蓄積部３１〜３ｎ及び選択部５に指示する。指
定されたパケツト蓄積部（例えば、３１）では、
蓄積されているパケツトを先着順に出力し、その
出力されたパケツトは選択部５にて選択されて上
り回線７を介してパケツト交換網に送信される。
なお、この間他のパケツト蓄積部３２〜３ｎから
の出力は抑圧されると共に、選択部５にて選択が
禁止される。
一方、下り回線８を介してパケツト交換網から
到来するパケツトは選択部５内で分岐されて各端
末２１〜２ｎに同時に送られる。そして、各々の
端末２１〜２ｎ内で自分宛のパケツトを選択す
る。
到来するパケツトは選択部５内で分岐されて各端
末２１〜２ｎに同時に送られる。そして、各々の
端末２１〜２ｎ内で自分宛のパケツトを選択す
る。
次に、優先処理が行なわれる端末と非優先処理
が行なわれる端末とを夫々１端末収容した場合の
本発明によるパケツト分岐挿入装置の１実施例を
第２図、第３図及び第４図を用いて説明する。な
おここでは、本発明の要旨とするところが、パケ
ツトの送信側にあるので、その部分のみを示す。
が行なわれる端末とを夫々１端末収容した場合の
本発明によるパケツト分岐挿入装置の１実施例を
第２図、第３図及び第４図を用いて説明する。な
おここでは、本発明の要旨とするところが、パケ
ツトの送信側にあるので、その部分のみを示す。
第２図において、第１図に対応するものは同一
符号を付してある。３Ａ，３Ｂは各々対応する端
末２Ａ，２Ｂ（図示省略）からデータ線６Ａ，６
Ｂを介して送られてくるパケツトを蓄積するパケ
ツト蓄積部で、３１Ａ，３１Ｂはパケツトを先着
順に蓄積して制御部４に蓄積状態を通知すると共
に、制御部４からの指示に従つて先着順に出力す
るフアーストイン・フアーストアウトバツフア
（FI FO）、３２Ａ，３２Ｂは３１Ａ，３１Ｂの
出力信号を監視し、１パケツトが出力されたこと
を検出して制御部４に通知するパケツト送信完検
出回路、３３Ａ，３３Ｂはデータ線６Ａ，６Ｂか
らのパケツトの受信完了を検出し、制御部４に通
知するパケツト受信通知回路である。制御部４内
の４１Ａ，４１Ｂは３１Ａ，３２Ａ；３３Ａから
の通知信号あるいは３１Ｂ，３２Ｂ，３３Ｂから
の通知信号を受信保持するインタフエース回路、
４２Ａ，４２Ｂは３１Ａ，３２Ｂに蓄積されてい
るパケツトを出力させるための読み取り信号を発
生するFIFO読み取り回路、４３は内蔵プログラ
ムの制御により、インタフエース回路４１Ａ，４
１Ｂに保持されている信号を読み取り、FIFO読
み取り回路４２Ａ，４２Ｂを制御すると共に選択
部５を制御するマイクロコンピユータである。選
択部５内の５１Ａ，５１Ｂは対応するパケツト蓄
積部３Ａ，３Ｂからの出力信号を制御部４からの
信号により選択するアンドゲート、５２はアンド
ゲート５１Ａ，５１Ｂの論理和をとり、上り回線
７に出力するオアゲートである。
符号を付してある。３Ａ，３Ｂは各々対応する端
末２Ａ，２Ｂ（図示省略）からデータ線６Ａ，６
Ｂを介して送られてくるパケツトを蓄積するパケ
ツト蓄積部で、３１Ａ，３１Ｂはパケツトを先着
順に蓄積して制御部４に蓄積状態を通知すると共
に、制御部４からの指示に従つて先着順に出力す
るフアーストイン・フアーストアウトバツフア
（FI FO）、３２Ａ，３２Ｂは３１Ａ，３１Ｂの
出力信号を監視し、１パケツトが出力されたこと
を検出して制御部４に通知するパケツト送信完検
出回路、３３Ａ，３３Ｂはデータ線６Ａ，６Ｂか
らのパケツトの受信完了を検出し、制御部４に通
知するパケツト受信通知回路である。制御部４内
の４１Ａ，４１Ｂは３１Ａ，３２Ａ；３３Ａから
の通知信号あるいは３１Ｂ，３２Ｂ，３３Ｂから
の通知信号を受信保持するインタフエース回路、
４２Ａ，４２Ｂは３１Ａ，３２Ｂに蓄積されてい
るパケツトを出力させるための読み取り信号を発
生するFIFO読み取り回路、４３は内蔵プログラ
ムの制御により、インタフエース回路４１Ａ，４
１Ｂに保持されている信号を読み取り、FIFO読
み取り回路４２Ａ，４２Ｂを制御すると共に選択
部５を制御するマイクロコンピユータである。選
択部５内の５１Ａ，５１Ｂは対応するパケツト蓄
積部３Ａ，３Ｂからの出力信号を制御部４からの
信号により選択するアンドゲート、５２はアンド
ゲート５１Ａ，５１Ｂの論理和をとり、上り回線
７に出力するオアゲートである。
以下、第２図におけるマイクロコンピユータ４
３内のメモリの必要テーブルを示す第３図、及び
処理の流れを示す第４図を用いて第２図の動作を
説明する。なお、第３図において、SNAはフア
ーストイン・フアーストアウトバツフア
（FIFO）３１Ａに蓄積されているパケツト数、
SNBはFIFO３１Ｂに蓄積されているパケツト数
を格納するテーブルで、同様にFLGは３１Ａに
蓄積されているパケツトの出力を優先する状態に
あるか否かを示すフラグ、CNは優先処理の開始
される蓄積数（一定数）を格納するテーブル、
TAは31Aからパケツトを出力中であるか否かを
示すテーブル、TBは３１Ｂからパケツトを出力
中であるか否かを示すテーブルを示す。
３内のメモリの必要テーブルを示す第３図、及び
処理の流れを示す第４図を用いて第２図の動作を
説明する。なお、第３図において、SNAはフア
ーストイン・フアーストアウトバツフア
（FIFO）３１Ａに蓄積されているパケツト数、
SNBはFIFO３１Ｂに蓄積されているパケツト数
を格納するテーブルで、同様にFLGは３１Ａに
蓄積されているパケツトの出力を優先する状態に
あるか否かを示すフラグ、CNは優先処理の開始
される蓄積数（一定数）を格納するテーブル、
TAは31Aからパケツトを出力中であるか否かを
示すテーブル、TBは３１Ｂからパケツトを出力
中であるか否かを示すテーブルを示す。
今、図示されていない端末２Ａからデータ線６
Ａを介してパケツトが送出されると、そのパケツ
トはパケツト受信通知回路３３Ａにて検出され、
受信完了の信号ａがインタフエース回路４１Ａに
通知される。マイクロコンピユータ４３では、第
４図に示すフローに従つて、４１Ａに保持されて
いる信号ａを読み取る。そして、信号ａが“１”
（信号有りを示す）の場合には、FIFO３１Ａに
１パケツトが蓄積されたとして、３１Ａの蓄積数
を示すテーブルSNAの値に“１”を加え、その
テーブルSNAの値と予め定められた一定数を格
納するテーブルCNの値とを比較する。比較の結
果、（SNA）≧（CN）であれば、テーブルFLGに
３１Ａに蓄積されているパケツトの出力を優先す
る状態を示す“１”をセツトし、（SNA）＜
（CN）であれば、“Ｏ”をセツトする。
Ａを介してパケツトが送出されると、そのパケツ
トはパケツト受信通知回路３３Ａにて検出され、
受信完了の信号ａがインタフエース回路４１Ａに
通知される。マイクロコンピユータ４３では、第
４図に示すフローに従つて、４１Ａに保持されて
いる信号ａを読み取る。そして、信号ａが“１”
（信号有りを示す）の場合には、FIFO３１Ａに
１パケツトが蓄積されたとして、３１Ａの蓄積数
を示すテーブルSNAの値に“１”を加え、その
テーブルSNAの値と予め定められた一定数を格
納するテーブルCNの値とを比較する。比較の結
果、（SNA）≧（CN）であれば、テーブルFLGに
３１Ａに蓄積されているパケツトの出力を優先す
る状態を示す“１”をセツトし、（SNA）＜
（CN）であれば、“Ｏ”をセツトする。
次に、FIFO３１Ａにパケツトが１個以上蓄積
されているかを、信号ｂを読み取ることで判断
し、信号ｂがパケツトが１個以上蓄積されている
ことを示す“１”であれば、まずFIFO３１Ａか
らパケツトを出力中“１”であるかをテーブル
TAの内容により判断する。３１Ａからパケツト
を出力中であれば、その状態が継続するように、
ジヤンプする。出力中でなければ、同様にFIFO
３１Ｂからパケツトを出力中“１”であるかをテ
ーブルTBの内容により判断する。両者とも出力
中でなければ、テーブルTAに“１”をセツトす
ると共に、信号ｇをオン状態の“１”とする。こ
の結果、FIFO読み取り回路４２Ａより読み取り
信号が発生されFIFO３１Ａに蓄積されているパ
ケツトが出力されると共に、信号ｇによりアンド
ゲート５１Ａが開かれて、そのパケツトが回線７
に送出される。
されているかを、信号ｂを読み取ることで判断
し、信号ｂがパケツトが１個以上蓄積されている
ことを示す“１”であれば、まずFIFO３１Ａか
らパケツトを出力中“１”であるかをテーブル
TAの内容により判断する。３１Ａからパケツト
を出力中であれば、その状態が継続するように、
ジヤンプする。出力中でなければ、同様にFIFO
３１Ｂからパケツトを出力中“１”であるかをテ
ーブルTBの内容により判断する。両者とも出力
中でなければ、テーブルTAに“１”をセツトす
ると共に、信号ｇをオン状態の“１”とする。こ
の結果、FIFO読み取り回路４２Ａより読み取り
信号が発生されFIFO３１Ａに蓄積されているパ
ケツトが出力されると共に、信号ｇによりアンド
ゲート５１Ａが開かれて、そのパケツトが回線７
に送出される。
FIFO３１Ａから出力されるパケツトはパケツ
ト送信完検出回路３２Ａにて監視され、１パケツ
ト分が出力されると、信号Ｃを“１”としてイン
タフエース回路４１Ａに通知する。マイクロコン
ピユータ４３では、Ｃ＝１によりテーブルTAに
送信終了を示す“Ｏ”をセツトしてテーブル
SNAの値から“１”を減ずる。１パケツト送信
してもなおFIFO３１Ａに蓄積されているパケツ
ト数（SNA）が一定数（CN）以上であれば、引
き続き３１Ａに蓄積されているパケツトを優先し
て出力するように指示する。
ト送信完検出回路３２Ａにて監視され、１パケツ
ト分が出力されると、信号Ｃを“１”としてイン
タフエース回路４１Ａに通知する。マイクロコン
ピユータ４３では、Ｃ＝１によりテーブルTAに
送信終了を示す“Ｏ”をセツトしてテーブル
SNAの値から“１”を減ずる。１パケツト送信
してもなおFIFO３１Ａに蓄積されているパケツ
ト数（SNA）が一定数（CN）以上であれば、引
き続き３１Ａに蓄積されているパケツトを優先し
て出力するように指示する。
一方、図示されてない端末２Ｂからデータ線６
Ｂを介してパケツトが送出されると、そのパケツ
トはパケツト受信通知回路３３Ｂにて検出され、
受信完了が信号“ｄ”を“１”としてインタフエ
ース回路４１Ｂに通知される。マイクロコンピユ
ータ４３では、この信号（ｄ＝１）によりFIFO
３１Ｂの蓄積数を示すテーブルSNBの値に“１”
を加える。次に、FIFO３１Ｂにパケツトが１個
以上蓄積されると、信号ｅが“１”となる。マイ
クロコンピユータ４３では、ｅ＝１によりまずテ
ーブルFLGの内容をみて、FLGが“１”であれ
ば、FIFO３１Ａ側の処理を続行させる。FLGが
“Ｏ”であれば、テーブルTA，TBの内容をみ
る。そしてFIFO３１Ａ，３１Ｂの両方とも出力
中でなければ、３１Ｂに蓄積されているパケツト
を出力するように、テーブルTBに“１”をセツ
トすると共に、信号ｇをオフ状態の“Ｏ”とす
る。これにより、FIFO読み取り回路４２Ｂより
読み取り信号が発生され、FIFO３１Ｂに蓄積さ
れているパケツトが出力されると共に、信号ｇに
よりアンドゲート５１Ｂが開かれて、そのパケツ
が回線７に送出される。
Ｂを介してパケツトが送出されると、そのパケツ
トはパケツト受信通知回路３３Ｂにて検出され、
受信完了が信号“ｄ”を“１”としてインタフエ
ース回路４１Ｂに通知される。マイクロコンピユ
ータ４３では、この信号（ｄ＝１）によりFIFO
３１Ｂの蓄積数を示すテーブルSNBの値に“１”
を加える。次に、FIFO３１Ｂにパケツトが１個
以上蓄積されると、信号ｅが“１”となる。マイ
クロコンピユータ４３では、ｅ＝１によりまずテ
ーブルFLGの内容をみて、FLGが“１”であれ
ば、FIFO３１Ａ側の処理を続行させる。FLGが
“Ｏ”であれば、テーブルTA，TBの内容をみ
る。そしてFIFO３１Ａ，３１Ｂの両方とも出力
中でなければ、３１Ｂに蓄積されているパケツト
を出力するように、テーブルTBに“１”をセツ
トすると共に、信号ｇをオフ状態の“Ｏ”とす
る。これにより、FIFO読み取り回路４２Ｂより
読み取り信号が発生され、FIFO３１Ｂに蓄積さ
れているパケツトが出力されると共に、信号ｇに
よりアンドゲート５１Ｂが開かれて、そのパケツ
が回線７に送出される。
FIFO３１Ｂから出力されるパケツトはパケツ
ト送信完検出回路３２Ｂにて監視され、１パケツ
ト分が出力されると、信号ｆを“１”としてイン
タフエース回路４１Ｂに通知する。マイクロコン
ピユータ４３では、ｆ＝１によりテーブルTBに
“Ｏ”をセツトしてテーブルSNBの値から“１”
を減ずる。
ト送信完検出回路３２Ｂにて監視され、１パケツ
ト分が出力されると、信号ｆを“１”としてイン
タフエース回路４１Ｂに通知する。マイクロコン
ピユータ４３では、ｆ＝１によりテーブルTBに
“Ｏ”をセツトしてテーブルSNBの値から“１”
を減ずる。
以上の動作を第４図に示すようにエラー発生の
検出、処理等を含めて繰り返し実行する。
検出、処理等を含めて繰り返し実行する。
このようにして、FIFO３１Ａに一定数（CN）
以上のパケツトが蓄積されていれば、３１Ａのパ
ケツトが優先的に処理され、この優先処理は３１
Ａに蓄積されているパケツトが一定数（CN）未
満となるまで続けられる。そして、一定数未満と
なれば、３１Ａ，３１Ｂに蓄積されているパケツ
トは先着順あるいは走査順に従つて交互に選択さ
れて出力される。なお、以上の説明では、端末２
Ａ側を優先処理する場合について述べたが、内蔵
プログラムを変更することにより端末２Ｂ側を優
先処理することも可能である。また、FIFO３１
Ａ，３１Ｂに対応して一定数（CNA，CNB）を
設定し、夫々に蓄積されているパケツト数の両者
を対応する一定数（CNA，CNB）と比較して優
先処理を変更する方法も可能である。さらに、３
以上の端末を収容する場合であつても、同様に処
理し得ることは明らかである。
以上のパケツトが蓄積されていれば、３１Ａのパ
ケツトが優先的に処理され、この優先処理は３１
Ａに蓄積されているパケツトが一定数（CN）未
満となるまで続けられる。そして、一定数未満と
なれば、３１Ａ，３１Ｂに蓄積されているパケツ
トは先着順あるいは走査順に従つて交互に選択さ
れて出力される。なお、以上の説明では、端末２
Ａ側を優先処理する場合について述べたが、内蔵
プログラムを変更することにより端末２Ｂ側を優
先処理することも可能である。また、FIFO３１
Ａ，３１Ｂに対応して一定数（CNA，CNB）を
設定し、夫々に蓄積されているパケツト数の両者
を対応する一定数（CNA，CNB）と比較して優
先処理を変更する方法も可能である。さらに、３
以上の端末を収容する場合であつても、同様に処
理し得ることは明らかである。
以上述べたように現在のシステムに新たな端末
を追加する場合、回線を新設するか或いはパケツ
ト多重を行うパケツト多重化装置の導入が必要で
あり、回線の導入設備経費、パケツト多重化装置
の導入経費は無視できないものであるが、本発明
によれば、複数のパケツト収容回線を選択するこ
とにより単一回線へ挿入送信を行う簡単な論理を
用意すれば済み、複雑な伝送制御も最新の半導体
技術の進歩により十数個の大規模集積回路
（LSI）で実現することが可能である。従つて、
新らたに端末を追加する場合に本発明の装置を導
入すれば安価な経費で済むこととなる。
を追加する場合、回線を新設するか或いはパケツ
ト多重を行うパケツト多重化装置の導入が必要で
あり、回線の導入設備経費、パケツト多重化装置
の導入経費は無視できないものであるが、本発明
によれば、複数のパケツト収容回線を選択するこ
とにより単一回線へ挿入送信を行う簡単な論理を
用意すれば済み、複雑な伝送制御も最新の半導体
技術の進歩により十数個の大規模集積回路
（LSI）で実現することが可能である。従つて、
新らたに端末を追加する場合に本発明の装置を導
入すれば安価な経費で済むこととなる。
また、優先、非優先の区別も任意に設定可能で
あり、特に区別を必要としない時には一定個数の
値を変化させることで可能となる等種々の効果を
有するものである。
あり、特に区別を必要としない時には一定個数の
値を変化させることで可能となる等種々の効果を
有するものである。
第１図は本発明によるパケツト分岐挿入装置の
１例を示すブロツク図、第２図は本発明の１実施
例を示すブロツク図、第３図はマイクロコンピユ
ータ内のメモリのテーブルを示す図、第４図はマ
イクロコンピユータの処理の流れを示すフローチ
ヤートである。 １：パケツト分岐挿入装置、２１〜２ｎ：端
末、３１〜３ｎ，３Ａ，３Ｂ：パケツト蓄積部、
４：制御部、５：選択部、６１〜６ｎ，９１〜９
ｎ，６Ａ，６Ｂ：データ線、７，８：回線、３１
Ａ，３１Ｂ：フアーストイン・フアーストアウト
バツフア（FIFO）、３２Ａ，３２Ｂ：パケツト
送信完検出回路、３３Ａ，３３Ｂ：パケツト受信
通知回路、４１Ａ，４１Ｂ：インタフエース回
路、４２Ａ，４２Ｂ：FIFO読み取り回路、４
３：マイクロコンピユータ、５１Ａ，５１Ｂ：ア
ンドゲート、５２：オアゲート。
１例を示すブロツク図、第２図は本発明の１実施
例を示すブロツク図、第３図はマイクロコンピユ
ータ内のメモリのテーブルを示す図、第４図はマ
イクロコンピユータの処理の流れを示すフローチ
ヤートである。 １：パケツト分岐挿入装置、２１〜２ｎ：端
末、３１〜３ｎ，３Ａ，３Ｂ：パケツト蓄積部、
４：制御部、５：選択部、６１〜６ｎ，９１〜９
ｎ，６Ａ，６Ｂ：データ線、７，８：回線、３１
Ａ，３１Ｂ：フアーストイン・フアーストアウト
バツフア（FIFO）、３２Ａ，３２Ｂ：パケツト
送信完検出回路、３３Ａ，３３Ｂ：パケツト受信
通知回路、４１Ａ，４１Ｂ：インタフエース回
路、４２Ａ，４２Ｂ：FIFO読み取り回路、４
３：マイクロコンピユータ、５１Ａ，５１Ｂ：ア
ンドゲート、５２：オアゲート。
Claims (1)
- 【特許請求の範囲】 １ 複数の端末を収容し、これら複数の端末から
送信されるパケツトを選択して後位の回線に送出
する装置であつて、前記複数の端末ごとに設けら
れ、対応する端末から送信されるパケツトの受信
検出を行ない、先着順にパケツトを蓄積し、かつ
先着順にパケツトを出力する複数のパケツト蓄積
手段と、該複数のパケツト蓄積手段のうち特定の
パケツト蓄積手段に蓄積されたパケツトの個数が
予め設定された個数より多いか否かを判定すると
共に、該予め設定された個数より多い個数のパケ
ツトが蓄積されている場合には、他のパケツト蓄
積手段に優先して前記特定のパケツト蓄積手段に
蓄積されたパケツトを出力するように指示する制
御信号を出力する制御手段と、該制御信号により
指示されたパケツト蓄積手段から出力されるパケ
ツトを選択して後位の回線に送出する選択手段と
を設けたことを特徴とするパケツト分岐挿入装
置。 ２ 前記複数のパケツト蓄積手段の各々は、対応
する端末から送信されるパケツトの受信完了を検
出する機能と、蓄積されるパケツト数を監視する
機能と、出力されるパケツトの送信完を検出する
機能と、これら検出結果及び監視結果を前記制御
手段に通知する機能とを有することを特徴とする
特許請求の範囲第１項記載のパケツト分岐挿入装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55159485A JPS5783950A (en) | 1980-11-14 | 1980-11-14 | Packet branching and inserting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55159485A JPS5783950A (en) | 1980-11-14 | 1980-11-14 | Packet branching and inserting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5783950A JPS5783950A (en) | 1982-05-26 |
| JPS6232668B2 true JPS6232668B2 (ja) | 1987-07-16 |
Family
ID=15694794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55159485A Granted JPS5783950A (en) | 1980-11-14 | 1980-11-14 | Packet branching and inserting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5783950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244953A (ja) * | 1988-08-05 | 1990-02-14 | Tamura Electric Works Ltd | 留守番電話装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359043A (ja) * | 1986-08-27 | 1988-03-14 | Nec Corp | パ−ソナルコンピユ−タ間通信用集線回路 |
| JP2563821B2 (ja) * | 1988-03-04 | 1996-12-18 | 日本電信電話株式会社 | パケット送信装置 |
| JP2563819B2 (ja) * | 1988-03-04 | 1996-12-18 | 日本電信電話株式会社 | 優先制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5391507A (en) * | 1977-01-24 | 1978-08-11 | Hitachi Ltd | Bucket multiplexing system |
-
1980
- 1980-11-14 JP JP55159485A patent/JPS5783950A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244953A (ja) * | 1988-08-05 | 1990-02-14 | Tamura Electric Works Ltd | 留守番電話装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5783950A (en) | 1982-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5740174A (en) | Method and apparatus for performing collision detection and arbitration within an expansion bus having multiple transmission repeater units | |
| EP0525985B1 (en) | High speed duplex data link interface | |
| EP0022170A2 (en) | Method of attaining communication of data packets on a local shared bus network and local shared bus network | |
| EP0094180A2 (en) | Dual-count, round-robin distributed arbitration technique for serial buses | |
| US4627070A (en) | Asynchronous data bus system | |
| EP0193091A2 (en) | Data retransmitting method in communication network | |
| JPH0748730B2 (ja) | 通信システム | |
| JPS63303537A (ja) | リング状通信網におけるアドレステーブルの形成法 | |
| JPH0241221B2 (ja) | ||
| US6952739B2 (en) | Method and device for parameter independent buffer underrun prevention | |
| US5682480A (en) | Parallel computer system for performing barrier synchronization by transferring the synchronization packet through a path which bypasses the packet buffer in response to an interrupt | |
| US20020029289A1 (en) | Debugging of multiple data processors | |
| US5835779A (en) | Message transmission among processing units using interrupt control technique | |
| JPS6232668B2 (ja) | ||
| US4561088A (en) | Communication system bypass architecture | |
| US5056090A (en) | Data transmission apparatus to be connected to multiplexed transmission line | |
| US5404389A (en) | Switching system and subscriber's circuit controlling apparatus | |
| JPH05336141A (ja) | ループネットワーク | |
| JPH05160851A (ja) | 非同期転送モード通信方式の電子交換システム | |
| JPH09191321A (ja) | 適応クレジット制御型転送方法 | |
| JP4463097B2 (ja) | データ転送システム、データ転送方法およびクロスバｌｓｉ | |
| JPS6324578B2 (ja) | ||
| JPS6244736B2 (ja) | ||
| JPS6244737B2 (ja) | ||
| JP2677895B2 (ja) | 多重伝送方式 |