JPS6232734A - 信号変換回路 - Google Patents
信号変換回路Info
- Publication number
- JPS6232734A JPS6232734A JP17300185A JP17300185A JPS6232734A JP S6232734 A JPS6232734 A JP S6232734A JP 17300185 A JP17300185 A JP 17300185A JP 17300185 A JP17300185 A JP 17300185A JP S6232734 A JPS6232734 A JP S6232734A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test signal
- circuit
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数チャンネルが時分割多重化された交換機
接続制御信号入力に対し、変化する順序に応じて一定の
法則に従った変換を各チャンネルごとに独立に行い、チ
ャンネル当たり複数構成の制御信号を出力する時分割多
重信号変換回路の監視回路に関する。
接続制御信号入力に対し、変化する順序に応じて一定の
法則に従った変換を各チャンネルごとに独立に行い、チ
ャンネル当たり複数構成の制御信号を出力する時分割多
重信号変換回路の監視回路に関する。
異なる変調方式を結合する信号変換手段の人力に挿入さ
れたテスト信号の出力応答を基準信号と比較して信号変
換手段の良否を監視するｆ３号変換回路において、 電源投入時の過渡的不安定が静定した後にテスト信号を
挿入することにより、 信号変換手段の監視を確実に実行できるようにしたもの
である。
れたテスト信号の出力応答を基準信号と比較して信号変
換手段の良否を監視するｆ３号変換回路において、 電源投入時の過渡的不安定が静定した後にテスト信号を
挿入することにより、 信号変換手段の監視を確実に実行できるようにしたもの
である。
従来例時分割多重信号変換監視回路の構成を第２図に示
す。テスト信号発生器６では、信号変換器７の動作を監
視する複数個のテスト信号が生成され、選択回路２で、
このテスト信号が複数チャンネルの時分割多重された変
換機接続用制御信号入力に機能監視用として追加された
チャンネル部に挿入される。このテスト信号の挿入され
た制御信号は信号変換器７に入力され、信号変換器７で
は、これらの制御信号の論理組合せに対し一意的に定ま
る制御信号への変換が行われる。テスト信号判定回路４
では、信号変換器７の制御信号出力に含まれているテス
ト信号が、信号変換器７で正しく変換されているかどう
かが判定される。
す。テスト信号発生器６では、信号変換器７の動作を監
視する複数個のテスト信号が生成され、選択回路２で、
このテスト信号が複数チャンネルの時分割多重された変
換機接続用制御信号入力に機能監視用として追加された
チャンネル部に挿入される。このテスト信号の挿入され
た制御信号は信号変換器７に入力され、信号変換器７で
は、これらの制御信号の論理組合せに対し一意的に定ま
る制御信号への変換が行われる。テスト信号判定回路４
では、信号変換器７の制御信号出力に含まれているテス
ト信号が、信号変換器７で正しく変換されているかどう
かが判定される。
（発明が解決しようとする問題点）
このような従来例時分割多重信号変換回路では、テスト
信号発生器６および信号変換器７が電源投入後に安定し
た動作を行うまでの間のそれぞれの出力に対してなんら
処置も施されていない。ところで、信号変換器７が複数
個の入力の変化する順序に応じ所定の規則に基づいた変
換を行う場合には、電源投入直後のテスト信号発生器６
の不安定なテスト信号出力が信号変換器７で変換され、
この結果として信号変換器７の監視が確実に行えない欠
点がある。
信号発生器６および信号変換器７が電源投入後に安定し
た動作を行うまでの間のそれぞれの出力に対してなんら
処置も施されていない。ところで、信号変換器７が複数
個の入力の変化する順序に応じ所定の規則に基づいた変
換を行う場合には、電源投入直後のテスト信号発生器６
の不安定なテスト信号出力が信号変換器７で変換され、
この結果として信号変換器７の監視が確実に行えない欠
点がある。
本発明はこのような欠点を除去するもので、自回路の監
視を常に正確に実行できる信号変換回路を提供すること
を目的とする。
視を常に正確に実行できる信号変換回路を提供すること
を目的とする。
本発明ぽ、第一の様態に変調された人力信号に対応する
第二の様態に９１１された出力信号を生成する信号生成
手段を含む信号変換手段（３）と、上記入力信号に挿入
するテスト信号を発生するテスト信号発生手段（１）と
、上記出力信号から抽出したテスト信号にかかわる信号
と基準信号とを比較する判定手段（４）とを備えた信号
変換回路において、上記信号変換手段は、上記一つの論
理値が出力されることによりその手段の少なくともテス
ト信号を変換する領域をリセットする構成であり、上記
テスト信号発生手段は、上記一つの論理値が出力されて
いる間は、テスト信号の発生を禁止する構成であること
を特徴とする。
第二の様態に９１１された出力信号を生成する信号生成
手段を含む信号変換手段（３）と、上記入力信号に挿入
するテスト信号を発生するテスト信号発生手段（１）と
、上記出力信号から抽出したテスト信号にかかわる信号
と基準信号とを比較する判定手段（４）とを備えた信号
変換回路において、上記信号変換手段は、上記一つの論
理値が出力されることによりその手段の少なくともテス
ト信号を変換する領域をリセットする構成であり、上記
テスト信号発生手段は、上記一つの論理値が出力されて
いる間は、テスト信号の発生を禁止する構成であること
を特徴とする。
例えば、時分割多重変調方式の入力信号をパルス符号変
調方式の出力信号に翻訳する信号変換器の入力側に設け
られたテスト信号挿入手段での不安定なテスト信号出力
が安定するまでの時間が経過した後に、ナスＨ８号は挿
入されて監視の実行が開始される。この間の過渡期間は
、このテスト入力信号を記憶する記憶手段の領域は初期
状態に設定され、テスト信号による監視は行われない。
調方式の出力信号に翻訳する信号変換器の入力側に設け
られたテスト信号挿入手段での不安定なテスト信号出力
が安定するまでの時間が経過した後に、ナスＨ８号は挿
入されて監視の実行が開始される。この間の過渡期間は
、このテスト入力信号を記憶する記憶手段の領域は初期
状態に設定され、テスト信号による監視は行われない。
以下、本発明実施例回路を図面に基づいて説明する。
第１図は、この実施例回路の構成を示すブロック構成図
である。
である。
まず、この実施例回路の構成を第１図に基づいて説明す
る。この実施例回路は、テスト信号発生器ｌと、入力端
子１０と、この入力端子１０にその第一の入力が接続さ
れかつテスト信号発生器１の出力にその第二の入力が接
続された選択回路２と、この選択回路２の出力がその第
一の人力に接続された信号変換器３と、テスト信号発生
器１の入力および信号変換器３の第二の入力にその出力
が接続されたパワーオンリセット回路５と、信号変換器
３の出力にその入力が接続されたテスト信号判定回路４
と、信号変換器３の出力が接続された出力端子１５とを
備える。
る。この実施例回路は、テスト信号発生器ｌと、入力端
子１０と、この入力端子１０にその第一の入力が接続さ
れかつテスト信号発生器１の出力にその第二の入力が接
続された選択回路２と、この選択回路２の出力がその第
一の人力に接続された信号変換器３と、テスト信号発生
器１の入力および信号変換器３の第二の入力にその出力
が接続されたパワーオンリセット回路５と、信号変換器
３の出力にその入力が接続されたテスト信号判定回路４
と、信号変換器３の出力が接続された出力端子１５とを
備える。
次に、この実施例回路の動作を第１図に基づいて説明す
る。
る。
パワーオンリセット回路５からは電源投入後の一定時間
にわたり論理レベル「０」が出力され、一定時間経過後
から電源が切断されるまで論理レベル「１」が継続して
出力される。パワーオンリセット回路５の出力が論理レ
ベル「０」のときには、テスト信号発生器１からテスト
信号の初期状態を示す複数個の信号（たとえば、交換機
の無通話状態を示す信号）が出力され、パワーオンリセ
ット回路５の出力が論理レベル「１」に変化するととも
に、前記初期状態を示す信号出力を別の状態（例えば交
換機に起動をかける信号）に変化させる。選択回路２で
は、テスト信号発生器１のテスト信号出力が監視用チャ
ンネルを含む複数チャンネルの時分割多重化された交換
機接続用制御信号入力の監視用チャンネル部に挿入され
る。信号変換器３では、パワーオンリセット回路５の出
力が論理レベル「０」のときには、内蔵する複数のメモ
リが初期状態に設定される。また、パワーオンリセット
回路５の出力が論理レベル「１」のときには、選択回路
２のチャンネル当たり複数個の出力が変化する順序に応
じ一定の法則に基づいて変換したチャンネル当たり複数
個の変換機接続用制御信号が信号変換器３から出力され
る。テスト信号判定回路４では、信号変換器３の制御信
号出力に含まれ、選択回路２で挿入され、信号変換器３
で変換されたテスト信号が検出され、変換結果が期待値
と一致しているかどうかが判定される。
にわたり論理レベル「０」が出力され、一定時間経過後
から電源が切断されるまで論理レベル「１」が継続して
出力される。パワーオンリセット回路５の出力が論理レ
ベル「０」のときには、テスト信号発生器１からテスト
信号の初期状態を示す複数個の信号（たとえば、交換機
の無通話状態を示す信号）が出力され、パワーオンリセ
ット回路５の出力が論理レベル「１」に変化するととも
に、前記初期状態を示す信号出力を別の状態（例えば交
換機に起動をかける信号）に変化させる。選択回路２で
は、テスト信号発生器１のテスト信号出力が監視用チャ
ンネルを含む複数チャンネルの時分割多重化された交換
機接続用制御信号入力の監視用チャンネル部に挿入され
る。信号変換器３では、パワーオンリセット回路５の出
力が論理レベル「０」のときには、内蔵する複数のメモ
リが初期状態に設定される。また、パワーオンリセット
回路５の出力が論理レベル「１」のときには、選択回路
２のチャンネル当たり複数個の出力が変化する順序に応
じ一定の法則に基づいて変換したチャンネル当たり複数
個の変換機接続用制御信号が信号変換器３から出力され
る。テスト信号判定回路４では、信号変換器３の制御信
号出力に含まれ、選択回路２で挿入され、信号変換器３
で変換されたテスト信号が検出され、変換結果が期待値
と一致しているかどうかが判定される。
本発明は以上説明したように、パワーオンリセット回路
で電源投入後の一定時間内テスト信号発生器の出力およ
び信号変換器の内蔵メモリの初期化を行うことにより、
電源投入直後のテスト信号発生器の不安定なテスト信号
出力による影響が除去されるので、信号変換器の機能を
確実に監視することができる効果がある。
で電源投入後の一定時間内テスト信号発生器の出力およ
び信号変換器の内蔵メモリの初期化を行うことにより、
電源投入直後のテスト信号発生器の不安定なテスト信号
出力による影響が除去されるので、信号変換器の機能を
確実に監視することができる効果がある。
第１図は本発明実施例回路の構成を示すブロック構成図
。 第２図は従来例回路の構成を示すブロック構成図。 １．６・・・テスト信号発生器、２・・・選択回路、３
．７・・・信号変換器、４・・・テスト信号判定回路、
５・・・パワーオンリセット回路、１０・・・入力端子
、１５・・・出力端子。
。 第２図は従来例回路の構成を示すブロック構成図。 １．６・・・テスト信号発生器、２・・・選択回路、３
．７・・・信号変換器、４・・・テスト信号判定回路、
５・・・パワーオンリセット回路、１０・・・入力端子
、１５・・・出力端子。
Claims (2)
- （１）第一の様態に変調された入力信号に対応する第二
の様態に変調された出力信号を生成する信号生成手段を
含む信号変換手段（３）と、 上記入力信号に挿入するテスト信号を発生するテスト信
号発生手段（１）と、 上記出力信号から抽出したテスト信号にかかわる信号と
基準信号とを比較する判定手段（４）とを備えた信号変
換回路において、 上記信号変換手段は、上記一つの論理値が出力されるこ
とによりその手段の少なくともテスト信号を変換する領
域をリセットする構成であり、上記テスト信号発生手段
は、上記一つの論理値が出力されている間は、テスト信
号の発生を禁止する構成である ことを特徴とする信号変換回路。 - （２）入力信号および出力信号がそれぞれ異なる交換方
式の接続用制御信号である特許請求の範囲第（１）項に
記載の信号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300185A JPS6232734A (ja) | 1985-08-05 | 1985-08-05 | 信号変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300185A JPS6232734A (ja) | 1985-08-05 | 1985-08-05 | 信号変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232734A true JPS6232734A (ja) | 1987-02-12 |
| JPH0520013B2 JPH0520013B2 (ja) | 1993-03-18 |
Family
ID=15952346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17300185A Granted JPS6232734A (ja) | 1985-08-05 | 1985-08-05 | 信号変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232734A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2478101A (en) * | 2008-12-16 | 2011-08-24 | Honda Motor Co Ltd | Fastening device, method of loading fastening member, and device for loading fastening member |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208733A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Preventing circuit for malfunction |
| JPS5870336A (ja) * | 1981-10-21 | 1983-04-26 | Nec Corp | 情報処理装置 |
-
1985
- 1985-08-05 JP JP17300185A patent/JPS6232734A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208733A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Preventing circuit for malfunction |
| JPS5870336A (ja) * | 1981-10-21 | 1983-04-26 | Nec Corp | 情報処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2478101A (en) * | 2008-12-16 | 2011-08-24 | Honda Motor Co Ltd | Fastening device, method of loading fastening member, and device for loading fastening member |
| US8904615B2 (en) | 2008-12-16 | 2014-12-09 | Honda Motor Co., Ltd. | Fastening device, method of loading fastening member, and device for loading fastening member |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520013B2 (ja) | 1993-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101458357B1 (ko) | 랙 및 랙의 전력제어방법 | |
| US20040217750A1 (en) | Sequencing power supplies | |
| KR19990009678A (ko) | 다층 구조의 아이 2씨 버스를 이용한 진단/제어 시스템 | |
| US7080273B2 (en) | Sequencing power supplies on daughter boards | |
| CA1261021A (en) | Multiplex transmission system | |
| JPS6232734A (ja) | 信号変換回路 | |
| EP0512604B1 (en) | System for interconnection of domestic video appliances | |
| KR100383897B1 (ko) | 클럭신호공급장치 | |
| JP3225941B2 (ja) | 多重装置の自己診断システム | |
| RU2037196C1 (ru) | Устройство управления сопряжением абонентов | |
| JPS61220093A (ja) | 火災感知器 | |
| KR100199959B1 (ko) | 시디엠에이 이동통신 시스템의 패리티 검사장치 및 그 방법 | |
| JP7630345B2 (ja) | ネットワーク装置およびネットワークシステム | |
| JPH04309029A (ja) | 端局装置 | |
| KR20020027046A (ko) | 다중 채널 제어장치용 디지털/아날로그 변환 카드 | |
| KR100397336B1 (ko) | 전송시스템의 멀티프레임펄스 안정화장치 | |
| JPH05250072A (ja) | 信号処理装置の各ハードウェアの初期化方式 | |
| KR100297857B1 (ko) | 클럭복원에러처리장치및방법 | |
| JPH06252870A (ja) | データ多重化伝送方式 | |
| JPS63238303A (ja) | ボイラシステムの制御装置 | |
| JPS6096942A (ja) | ボ−リング方式テレメ−タ親局装置における再ボ−リング制御方式 | |
| JP2010141621A (ja) | 出力ターミナル及び制御・監視信号伝送システム | |
| JPH10145878A (ja) | プロテクションスイッチ | |
| JPH0630474B2 (ja) | 予備回路監視方式 | |
| JPH05344133A (ja) | バスインタフェース回路 |