JPS6234142B2 - - Google Patents
Info
- Publication number
- JPS6234142B2 JPS6234142B2 JP56147680A JP14768081A JPS6234142B2 JP S6234142 B2 JPS6234142 B2 JP S6234142B2 JP 56147680 A JP56147680 A JP 56147680A JP 14768081 A JP14768081 A JP 14768081A JP S6234142 B2 JPS6234142 B2 JP S6234142B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- protrusion
- film
- lead
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は金属リードと電極の接続方法に関する
もので、特にフイルムキヤリアのリード先端に理
想的な金属突起を形成する方法を提供するもので
ある。
もので、特にフイルムキヤリアのリード先端に理
想的な金属突起を形成する方法を提供するもので
ある。
従来より半導体装置（以下半導体デイバイスと
よぶ）、即ちIC，LSI等は金属細線を用いたワイ
ヤボンデイングにより収納容器リードに接続され
ていた。一方、最近、フイルムキヤリアにより接
続方式が開発され、電卓、時計等の小型・薄型機
器の実装に非常に多く使用されている。第１図
Ａ，Ｂに通常のフイルムキヤリア方式（米国特許
3689991号明細書）を示した。第１図Ａのフイル
ムキヤリア１において、２は半導体デイバイス、
３は半導体デイバイス上に形成された金の金属突
起、４は錫メツキの銅リード、５はリードを保持
する樹脂フイルムである。
よぶ）、即ちIC，LSI等は金属細線を用いたワイ
ヤボンデイングにより収納容器リードに接続され
ていた。一方、最近、フイルムキヤリアにより接
続方式が開発され、電卓、時計等の小型・薄型機
器の実装に非常に多く使用されている。第１図
Ａ，Ｂに通常のフイルムキヤリア方式（米国特許
3689991号明細書）を示した。第１図Ａのフイル
ムキヤリア１において、２は半導体デイバイス、
３は半導体デイバイス上に形成された金の金属突
起、４は錫メツキの銅リード、５はリードを保持
する樹脂フイルムである。
第１図Ｂはフイルムキヤリア１と半導体デイバ
イス２とを接続した状態を示す。
イス２とを接続した状態を示す。
以上の方式では、半導体デイバイス２のアルミ
電極上に金の金属突起３を形成する必要がある。
電極上に金の金属突起３を形成する必要がある。
この金属突起３の形成はウエハのままの状態で
行なわれるが、ホトエツチング、メタライゼーシ
ヨンに関しある程度の技術力と大幅な設備を必要
とする。
行なわれるが、ホトエツチング、メタライゼーシ
ヨンに関しある程度の技術力と大幅な設備を必要
とする。
そこでこのような欠点を解決するため、金属突
起付フイルムキヤリアが発明されている。第２図
Ａに金属突起付フイルムキヤリアの概略を示した
が構造的には第１図に示すものとほヾ同様であ
る。異なる点は第２図Ａに示すように、樹脂フイ
ルム２２に付着されたリード２１の先端に突起２
３が形成されていることである。この突起２３の
作成法は種々考えられているが、現状、実用的な
方法として銅のエツチング又はメツキにより突起
を作るものがある。そしてこの突起上に通常は金
メツキがなされる。
起付フイルムキヤリアが発明されている。第２図
Ａに金属突起付フイルムキヤリアの概略を示した
が構造的には第１図に示すものとほヾ同様であ
る。異なる点は第２図Ａに示すように、樹脂フイ
ルム２２に付着されたリード２１の先端に突起２
３が形成されていることである。この突起２３の
作成法は種々考えられているが、現状、実用的な
方法として銅のエツチング又はメツキにより突起
を作るものがある。そしてこの突起上に通常は金
メツキがなされる。
しかしながら、リードと一体の銅の金属突起は
アルミ電極（半導体デイバイス上の電極）に比べ
固いため、接合面は第２図Ｂの如くになる。即
ち、半導体デイバイス２５上のアルミ電極２４に
金メツキされた銅バンプ（突起）２３の先端がめ
り込むが、銅は固いため横方向のつぶれが生じな
い。したがつてアルミ電極２４上の酸化膜はその
まま沈み込むにすぎず、接合はほとんど側面２６
でしか生じない。これは通常、金線を用いたボー
ルボンドでは金ボールがつぶれる際、横方向への
「ひしやげ」がありその流れによつてアルミ電極
表面の酸化膜が破壊され、良い接合ができるのと
比べると極めて不適合なことである。
アルミ電極（半導体デイバイス上の電極）に比べ
固いため、接合面は第２図Ｂの如くになる。即
ち、半導体デイバイス２５上のアルミ電極２４に
金メツキされた銅バンプ（突起）２３の先端がめ
り込むが、銅は固いため横方向のつぶれが生じな
い。したがつてアルミ電極２４上の酸化膜はその
まま沈み込むにすぎず、接合はほとんど側面２６
でしか生じない。これは通常、金線を用いたボー
ルボンドでは金ボールがつぶれる際、横方向への
「ひしやげ」がありその流れによつてアルミ電極
表面の酸化膜が破壊され、良い接合ができるのと
比べると極めて不適合なことである。
以上のことを考慮して、リード先端につける金
属突起として次のことが要求される。
属突起として次のことが要求される。
(1) アルミと同等もしくはそれ以下の硬さの金属
が望ましい。
が望ましい。
(2) 半導体デイバイス上の電極に接する部分は球
状又は、とがつていることが望ましい。これは
接触してから、接合までの間に金属突起が大き
く変形し、それによりアルミ電極上の酸化膜が
破られ露出した新鮮なアルミ膜と金属突起とが
容易に合金をつくるからである。
状又は、とがつていることが望ましい。これは
接触してから、接合までの間に金属突起が大き
く変形し、それによりアルミ電極上の酸化膜が
破られ露出した新鮮なアルミ膜と金属突起とが
容易に合金をつくるからである。
本発明は、上記の点を勘案してなされたもので
あり、あらかじめ金属突起を別の基板上に形成し
ておき、その金属突起とフイルムキヤリアのリー
ド先端部を位置合せして接着させリード側に金属
突起を転写し、これと電極を接合する方法に関す
るものであり、特に金属突起の先端形状を理想的
な形にする方法を提供するものである。
あり、あらかじめ金属突起を別の基板上に形成し
ておき、その金属突起とフイルムキヤリアのリー
ド先端部を位置合せして接着させリード側に金属
突起を転写し、これと電極を接合する方法に関す
るものであり、特に金属突起の先端形状を理想的
な形にする方法を提供するものである。
以下第３図Ａ〜Ｈをもとにして本発明の一実施
例における金属リードと電極の接続方法について
説明する。第３図Ａに示す３１はシリコン単結晶
基板である。基板３１の主面に保護膜３２を形成
する。この保護膜３２はシリコンのエツチングに
耐えるものならば何でも良く通常は感光性樹脂を
用いる。第３図Ｂの３３は半導体デイバイス電極
配置に対応する部分であり、金属突起を形成する
部分で保護膜はない。
例における金属リードと電極の接続方法について
説明する。第３図Ａに示す３１はシリコン単結晶
基板である。基板３１の主面に保護膜３２を形成
する。この保護膜３２はシリコンのエツチングに
耐えるものならば何でも良く通常は感光性樹脂を
用いる。第３図Ｂの３３は半導体デイバイス電極
配置に対応する部分であり、金属突起を形成する
部分で保護膜はない。
次に第３図Ｃに示すように異方性エツチング
（例えばKOH水溶液によるエツチング）を行うが
基板面指数によりピラミツド型又は三角錐型の穴
すなわち凹部３４ができる。
（例えばKOH水溶液によるエツチング）を行うが
基板面指数によりピラミツド型又は三角錐型の穴
すなわち凹部３４ができる。
次に第３図Ｄに示す如く表面にPt，PdやITO
等の金属膜３５を形成する。なお、この膜は前記
した金属膜３５でなく、シリコン基板に高濃度の
拡散を行なつた層でも良い。次に第３図Ｅに示す
如く、金属突起に相当する窓あけ３７を有するた
とえばSiO2等の保護膜３６を形成する。金属膜
３５を一方の電極とし、前記凹部に金めつきする
と第３図Ｆの３８で示す前記凹部に対応した凸部
を有する金属突起ができる。前記したPt，Pdや
ITO膜であれば金めつき液の温度を低くするか、
もしくはめつき時の電流密度を高くすると前記金
属膜から容易に剥離しやすい凸部を有する金属突
起３８が形成される。
等の金属膜３５を形成する。なお、この膜は前記
した金属膜３５でなく、シリコン基板に高濃度の
拡散を行なつた層でも良い。次に第３図Ｅに示す
如く、金属突起に相当する窓あけ３７を有するた
とえばSiO2等の保護膜３６を形成する。金属膜
３５を一方の電極とし、前記凹部に金めつきする
と第３図Ｆの３８で示す前記凹部に対応した凸部
を有する金属突起ができる。前記したPt，Pdや
ITO膜であれば金めつき液の温度を低くするか、
もしくはめつき時の電流密度を高くすると前記金
属膜から容易に剥離しやすい凸部を有する金属突
起３８が形成される。
次に第３図Ｇに示す如く従来の錫メツキ銅リー
ドのフイルムキヤリア３９を前記金属突起３８に
位置合せし加熱・加圧することにより（金一錫）
合金ができ、第３図Ｈに示す如く、金属突起４０
はリードの弾性力により基板から容易にはなれ、
フイルムキヤリア３９のリード側につく。
ドのフイルムキヤリア３９を前記金属突起３８に
位置合せし加熱・加圧することにより（金一錫）
合金ができ、第３図Ｈに示す如く、金属突起４０
はリードの弾性力により基板から容易にはなれ、
フイルムキヤリア３９のリード側につく。
第４図Ａ，Ｂはこのようにして製造したフイル
ムキヤリアを半導体デイバイスにボンデイングす
る状態を示している。第４図Ａの如く、半導体デ
イバイス４２上の電極４３とリード先端４１を位
置合せし、加熱・加圧すると、金属突起の凸部が
押しつぶされると同時に電極４３の表面の酸化膜
をおし破ることにより第４図Ｂに示す如く電極４
３とリード４１とが接合される。
ムキヤリアを半導体デイバイスにボンデイングす
る状態を示している。第４図Ａの如く、半導体デ
イバイス４２上の電極４３とリード先端４１を位
置合せし、加熱・加圧すると、金属突起の凸部が
押しつぶされると同時に電極４３の表面の酸化膜
をおし破ることにより第４図Ｂに示す如く電極４
３とリード４１とが接合される。
なお、上記実施例では金の金属突起と錫メツキ
銅リードで説明したが、金メツキ銅リード又はア
ルミリードでも良い。
銅リードで説明したが、金メツキ銅リード又はア
ルミリードでも良い。
以上説明したように本発明の金属リードと電極
の接続方法は、金属突起を別基板で作製して転写
するので、フイルムキヤリアとしての歩留りは非
常に良い。さらに、金属突起の先端形状がピラミ
ツド状又は三角錐状等の凸部になつているため、
半導体デイバイス上のアルミ電極に接続する際
に、アルミ電極上の酸化膜が破れ、強固かつ確実
な接続が得られる。さらに本発明は基板がくり返
し使用できるため、非常に実用的である等の利点
を有し、工業上の利用価値が高い。
の接続方法は、金属突起を別基板で作製して転写
するので、フイルムキヤリアとしての歩留りは非
常に良い。さらに、金属突起の先端形状がピラミ
ツド状又は三角錐状等の凸部になつているため、
半導体デイバイス上のアルミ電極に接続する際
に、アルミ電極上の酸化膜が破れ、強固かつ確実
な接続が得られる。さらに本発明は基板がくり返
し使用できるため、非常に実用的である等の利点
を有し、工業上の利用価値が高い。
第１図Ａ，Ｂは従来のフイルムキヤリアによつ
てボンデイングする工程を示す図、第２図Ａ，Ｂ
は従来の突起電極付フイルムキヤリアによつてボ
ンデイングする工程を示す図、第３図Ａ〜Ｈは本
発明の一実施例におけるフイルムキヤリアに金属
突起を形成する製造法を説明するための図、第４
図Ａ，Ｂは同製造法によつて得られたフイルムキ
ヤリアでボンデイングする工程を示す図である。 ３１……基板（シリコン単結晶基板）、３３…
…凹部（穴）、３５……金属膜、３８……突起電
極、３９……フイルムキヤリア、４０……突起電
極。
てボンデイングする工程を示す図、第２図Ａ，Ｂ
は従来の突起電極付フイルムキヤリアによつてボ
ンデイングする工程を示す図、第３図Ａ〜Ｈは本
発明の一実施例におけるフイルムキヤリアに金属
突起を形成する製造法を説明するための図、第４
図Ａ，Ｂは同製造法によつて得られたフイルムキ
ヤリアでボンデイングする工程を示す図である。 ３１……基板（シリコン単結晶基板）、３３…
…凹部（穴）、３５……金属膜、３８……突起電
極、３９……フイルムキヤリア、４０……突起電
極。
Claims (1)
- １ 基板の一主面の所定位置に凹部を形成する工
程と、前記凹部内に形成した金属層を介して金属
突起を前記凹部に形成する工程と、フイルムキヤ
リアのリード先端部を前記金属突起に位置合せ
し、前記リード先端部と金属突起とを接合した
後、前記リードに接合された前記金属突起を前記
基板の凹部より前記凹部に対応した凸部を有する
前記金属突起を離反せしめる工程と、前記金属突
起の凸部と電子部品の電極とを接合する工程を含
むことを特徴とする金属リードと電極の接続方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147680A JPS5848445A (ja) | 1981-09-17 | 1981-09-17 | 金属リ−ドと電極の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147680A JPS5848445A (ja) | 1981-09-17 | 1981-09-17 | 金属リ−ドと電極の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848445A JPS5848445A (ja) | 1983-03-22 |
| JPS6234142B2 true JPS6234142B2 (ja) | 1987-07-24 |
Family
ID=15435845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147680A Granted JPS5848445A (ja) | 1981-09-17 | 1981-09-17 | 金属リ−ドと電極の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848445A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5999095U (ja) * | 1982-12-23 | 1984-07-04 | 三菱重工業株式会社 | プレス |
| US5208186A (en) * | 1989-02-09 | 1993-05-04 | National Semiconductor Corporation | Process for reflow bonding of bumps in IC devices |
| JP2625662B2 (ja) * | 1996-02-13 | 1997-07-02 | 九州日立マクセル株式会社 | 電鋳金属体 |
| JP2004221502A (ja) | 2003-01-17 | 2004-08-05 | Nec Electronics Corp | バンプ電極付き配線基板及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869471A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS5469383A (en) * | 1977-11-15 | 1979-06-04 | Toshiba Corp | Production of semiconductor device |
-
1981
- 1981-09-17 JP JP56147680A patent/JPS5848445A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5848445A (ja) | 1983-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994152A (en) | Fabricating interconnects and tips using sacrificial substrates | |
| US6787926B2 (en) | Wire stitch bond on an integrated circuit bond pad and method of making the same | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| KR100252457B1 (ko) | 캔틸레버 요소및 희생기층을 사용하는 상호 접속요소의 제작방법 | |
| US5912510A (en) | Bonding structure for an electronic device | |
| US6248962B1 (en) | Electrically conductive projections of the same material as their substrate | |
| JPH06283571A (ja) | 集積回路と基板との相互接続構造及びその製造方法 | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US7649145B2 (en) | Compliant spring contact structures | |
| EP0506112A1 (en) | Method of bonding TAB inner lead and bonding tool | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| JP5117169B2 (ja) | 半導体装置 | |
| JPH09512139A (ja) | 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法 | |
| US4754912A (en) | Controlled collapse thermocompression gang bonding | |
| TWI335627B (en) | Microelectronic assemblies having compliancy | |
| JPS59139636A (ja) | ボンデイング方法 | |
| JPS6234142B2 (ja) | ||
| JP2003188209A (ja) | 半導体装置とその製造方法 | |
| JPH10510107A (ja) | 半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法 | |
| JPS63304587A (ja) | 電気的接続接点の形成方法 | |
| JPH0478175B2 (ja) | ||
| JPH0469427B2 (ja) | ||
| EP1610132B1 (en) | Fabricating interconnects using sacrificial substrates | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JPH01215047A (ja) | 半導体チップのバンプ形成方法 |