JPS6234191A - Display controller - Google Patents
Display controllerInfo
- Publication number
- JPS6234191A JPS6234191A JP60173885A JP17388585A JPS6234191A JP S6234191 A JPS6234191 A JP S6234191A JP 60173885 A JP60173885 A JP 60173885A JP 17388585 A JP17388585 A JP 17388585A JP S6234191 A JPS6234191 A JP S6234191A
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- data
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
く技術分野〉
本発明は、表示装置の表示領域を任意に設定可能にした
表示制御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a display control device in which a display area of a display device can be arbitrarily set.
〈従来技術〉
一般に、パーソナルコンピュータ等3ておいて、ゲーム
機能或いはガイダンス表示において、表示画面の特定部
分にのみデータ表示させて、操作者に注目させる手法が
望まれる。<Prior Art> Generally, in a personal computer 3, a method is desired in which data is displayed only on a specific part of the display screen to draw the operator's attention when displaying a game function or guidance.
従来は、この表示のために、特定部分以外の表示エリア
には”オールゼロ″等の表示データを作成して、表示さ
せる方法が取られていた。Conventionally, for this purpose, display data such as "all zeros" was created and displayed in the display area other than the specific portion.
そのため、従来のものはソフトウェアの負担が多くなる
等の問題があった。Therefore, the conventional method had problems such as an increased burden on the software.
〈発明の目的〉
本発明は、上記事情に鑑み、表示メモリの特定部分に目
的の表示データを記憶して、他の部分のデータに関係な
く、表示領域が任意に設定可能【てした表示制御装置を
提供することを目的とする。<Object of the Invention> In view of the above circumstances, the present invention provides display control in which target display data is stored in a specific part of a display memory, and a display area can be arbitrarily set regardless of data in other parts. The purpose is to provide equipment.
〈実施例〉 以下、実施例に基づき、本発明の詳細な説明する。<Example> Hereinafter, the present invention will be described in detail based on Examples.
第1図は本発明の実施例に係る表示制御装置のブロック
構成を示すもので、図中、lは各種の処理を行う中央処
理装置CPU’i表わしている。FIG. 1 shows a block configuration of a display control device according to an embodiment of the present invention, and in the figure, l represents a central processing unit CPU'i that performs various processes.
又、2はメインメモリで、前記CPUIが処理するプロ
グラムやデータが格納されである。Further, 2 is a main memory in which programs and data processed by the CPUI are stored.
前記CPU Iは、パスラインBを介して、前記メイン
メモリ2の他に、入出力装置3及び表示メモリ4と接続
されている。The CPU I is connected to the main memory 2, an input/output device 3, and a display memory 4 via a pass line B.
そして、該CPU Iが前記表示メモリ4に書き込んだ
表示データは、表示制御部5によって順次読み出され、
該読み出された表示データは表示装置6に送り出される
。The display data written into the display memory 4 by the CPU I is sequentially read out by the display control unit 5,
The read display data is sent to the display device 6.
なお、前記入出力装置3は、前記表示装置6以外の入出
力を実行するもので、キーボード、プリンタ、ディスク
装置等から成る。The input/output device 3 executes input/output other than the display device 6, and includes a keyboard, a printer, a disk device, and the like.
次に、具体的な構造を第2図を用いて説明する。Next, the specific structure will be explained using FIG. 2.
図中、7は文字データを記憶する表示メモリであり、キ
ャラクタコードを記憶するメモリであれば後段に周知の
キャラクタパターン発生器を有する。本実施例では、ド
ツト展開された文字データを記憶するものとする。In the figure, 7 is a display memory for storing character data, and if the memory is for storing character codes, it has a well-known character pattern generator at the rear stage. In this embodiment, it is assumed that character data expanded into dots is stored.
8は、グラフィックデータを記憶するメモリである。8 is a memory for storing graphic data.
上記画表示メモリ7.8は表示画面の最大表示容量と等
しいか又はそれ以上の容量を有し、CPUIの制御によ
って、入力データ若しくはソフトウェアから発生する表
示データを記憶する。The image display memory 7.8 has a capacity equal to or greater than the maximum display capacity of the display screen, and stores input data or display data generated from software under the control of the CPU.
又、9.IOは表示制御回路であり、予め決められたC
RT表示装置のラスター走査に同期するタイミング発生
回路11からのタイミング信号に従って、上記表示メモ
リ1,2から夫々読み出されたデータを表示装置6へ供
給する。Also, 9. IO is a display control circuit, and a predetermined C
Data read from the display memories 1 and 2 is supplied to the display device 6 in accordance with a timing signal from a timing generation circuit 11 that is synchronized with raster scanning of the RT display device.
この表示制御はCRT表示技術において周知の事項であ
シ、各ラスターに応じて輝度情報を出力する。This display control is a well-known matter in CRT display technology, and brightness information is output according to each raster.
前記タイミング発生回路11は、水平走査の各位置(各
ドツト位置又は予め決められたキャラクタ位置)毎にタ
イミング信号t1を送出し、又、各水平走査の各ライン
(又はキャラクタ−行単位)にタイミング信号t2を出
力する。The timing generation circuit 11 sends out a timing signal t1 for each horizontal scanning position (each dot position or predetermined character position), and also outputs a timing signal t1 for each horizontal scanning line (or character line unit). A signal t2 is output.
I2は上記タイミング信号1.をカウントする水平方向
の表示位置カウンタであり、水平方向の現表示位置を示
す。I2 is the timing signal 1. This is a horizontal display position counter that counts the current display position in the horizontal direction.
13は上記タイミング信号t2をカウントする垂直方向
の表示位置カウンタであり、垂直方向の現表示位置を示
す。13 is a vertical display position counter that counts the timing signal t2, and indicates the current display position in the vertical direction.
16はソフトウェアのコマンドによって、水平の表示開
始位置及び表示終了位置を各々記憶するレジスタである
。Reference numeral 16 denotes a register for storing the horizontal display start position and display end position, respectively, according to software commands.
17はソフトウェアのコマンドによって、垂直の表示開
始位置及び表示終了位置を各々記憶するレジスタである
。Reference numeral 17 is a register for storing the vertical display start position and display end position, respectively, according to software commands.
14は比較回路で、前記カウンタ12と前記レジスタ1
6との出力によって、現表示位置が上記水平表示開始位
置と水平表示終了位置内にあるか判断し、その比較信号
を出力する。14 is a comparison circuit which connects the counter 12 and the register 1.
6, it is determined whether the current display position is within the horizontal display start position and the horizontal display end position, and a comparison signal thereof is output.
15は比較回路で、前記カウンタ13と前記レジスタ1
7との出力によって、現表示位置が上記垂直表示開始位
置と垂直表示終了位置内にあるか判断し、その比較信号
を出力する。15 is a comparison circuit that connects the counter 13 and the register 1;
7, it is determined whether the current display position is within the vertical display start position and the vertical display end position, and a comparison signal thereof is output.
これら両比較信号は、例えばアンドゲートで成る混合回
路によってブランキング信号を出力し、文字表示制御回
路9からの表示データと混合され、輝度信号としてミキ
シング回路21を介して表示装置へ供給する。Both of these comparison signals are outputted as a blanking signal by a mixing circuit consisting of, for example, an AND gate, mixed with display data from the character display control circuit 9, and supplied as a luminance signal to the display device via the mixing circuit 21.
従って、現表示位置がレジスタ9,10によって指定さ
れた範囲にあるときだけ、表示制御回路9からの出力が
CRT表示装置に供給され、表示が行なわれる。Therefore, only when the current display position is within the range specified by registers 9 and 10, the output from display control circuit 9 is supplied to the CRT display device for display.
20は上記カウンタ12.13、比較回路+4゜15、
レジスタ16.17と同一の構成でない、グラフィック
表示においても上述と同様な表示制御が成される。20 is the above counter 12.13, comparison circuit +4°15,
Display control similar to that described above is performed also in the graphic display, which does not have the same configuration as the registers 16 and 17.
従って、CPUがソフトウェアによって文字表示を指定
した場合は、文字表示制御回路9が駆動され、文字表示
メモリ7の表示データを読み出し、上記回路5乃至10
に基づいて表示され、他方、CPUがソフトウェアによ
ってグラフインク表示を指定した場合は、グラフィック
表示制御回路10が駆動され回路20に基づいて表示が
行なわれる。Therefore, when the CPU specifies character display by software, the character display control circuit 9 is driven, reads out the display data from the character display memory 7,
On the other hand, if the CPU specifies graphic ink display using software, the graphic display control circuit 10 is driven and the display is performed based on the circuit 20.
又、画表示を合成表示することを指定した場合、両回路
が駆動されて、各々表示範囲が個々に指定されて表示さ
れる。Further, when it is specified that the image display is to be displayed in a composite manner, both circuits are driven, and each display range is individually specified and displayed.
上記表示制御の実際を第3図、第4図並ヒニ第5図を用
いて説明する。The actual display control described above will be explained using FIG. 3, FIG. 4, and FIG. 5.
第3図に示す通り、表示画面片から右へ、上から下へ、
順次表示メモリ4の内容を読み出して画面に送る走査は
、1秒間VC60回程度行なわれる。As shown in Figure 3, from the display screen piece to the right, from top to bottom,
Scanning for sequentially reading out the contents of the display memory 4 and sending them to the screen is performed about VC60 times per second.
前記表示位置カウンタ12及び13は、前記走査が現在
での位置にあるかを示すものである。水平方向に関して
は、第4図に示す通り、横表示開始位置2.と横表示終
了位置Z2とが、CPU 1によって前記レジスタ16
に書き込凍れでおり、前述した比較回路14で、前記現
走査位置と前記表示開始位置Z1及び表示終了位置Z2
とを比較し、該表示開始位置Z1より前と該表示終了位
置Z2より後は表示を消すブランク信号を発生させる。The display position counters 12 and 13 indicate whether the scanning is at the current position. Regarding the horizontal direction, as shown in FIG. 4, the horizontal display start position 2. and the horizontal display end position Z2 are stored in the register 16 by the CPU 1.
The above-mentioned comparison circuit 14 compares the current scanning position, the display start position Z1, and the display end position Z2.
A blank signal is generated to erase the display before the display start position Z1 and after the display end position Z2.
垂直方向に関しても同様な処理を行うと、表示位置カウ
ンタ13に格納された現走査位置とレジスタ17に格納
された表示開始、終了位置とを比較回路15で比較し、
その比較結果に応答して所定のブランク信号が発生する
。When similar processing is performed in the vertical direction, the comparison circuit 15 compares the current scanning position stored in the display position counter 13 with the display start and end positions stored in the register 17.
A predetermined blank signal is generated in response to the comparison result.
上記2つのブランク信号全混合回路18で合成し、文字
表示データと混合回路19で合成すると、第5図に示す
様に、任意の大きさの四角形から成る部分の表示が可能
となる。なお、第5図のxl。By combining the two blank signals in the total mixing circuit 18 and combining them with the character display data in the mixing circuit 19, it becomes possible to display a rectangular portion of any size as shown in FIG. In addition, xl in FIG.
X2+ Y I+ Y2は表示位置を規定するもので、
具体的には下表の通りである。X2+ Y I+ Y2 defines the display position,
The details are as shown in the table below.
表
この文字データとブライツクデータを混合回路21で合
成して表示装置に送ることにより、文字だけを部分的に
消去することが可能になる。By combining the character data and the bright data in the mixing circuit 21 and sending it to the display device, it becomes possible to partially erase only the characters.
く効 果〉
以上の様に本発明によれば、表示画面の最大表示容量に
等しいか、それより大きい表示メモリを有し、表示サイ
クルに同期して該表示メモリを読み出す表示装置におい
て、任意に設定された表示画面の水平、垂直の表示領域
を記憶する記憶手段と、前記記憶手段に記憶された表示
領域と、前記表示装置の現表示位置とを比較する比較手
段と、前記比較手段の出力に応答して読み出したところ
の前記表示メモリの表示データを出力する出力手段とを
具備し、該表示装置で所定の表示領域の表示が行なわれ
る様にしたことから、表示メモリの全国面分のデータを
書き替えることなく、表示画面上の任意の部分のみを表
示させることが可能となり、ソフトウェア処理の負担が
軽減できる。Effects> As described above, according to the present invention, in a display device that has a display memory that is equal to or larger than the maximum display capacity of a display screen and that reads out the display memory in synchronization with the display cycle, storage means for storing the set horizontal and vertical display areas of the display screen; comparison means for comparing the display area stored in the storage means with the current display position of the display device; and an output of the comparison means. and an output means for outputting the read display data of the display memory in response to the display data, and the display device displays a predetermined display area. It becomes possible to display only an arbitrary part on the display screen without rewriting data, and the burden on software processing can be reduced.
第1図及び第2図は本発明の表示制御装置のブロック構
成図、第3図乃至第5図は同装置の表示制御の説明に供
する図である。
7・・・文字表示メモリ、8・・グラフィック表示メモ
リ、9・・・文字表示制御回路、10・グラフィック表
示制御回路、11・・・タイミング発生回路、12・水
平(横)方向表示位置カウンタ、13・・・垂直(縦)
方向表示位置カウンタ、14.15・・比較回路、16
・・・水平(横)方向表示開始、終了位置レジスタ、1
7・・・垂直(縦)方向表示開始、終了位置レジスタ、
+8.19.2)・・・混合回路、Xl・・・水平(横
)表示開始位置、X2・・・水平(横)表示終了位置、
Y、・・・垂直(縦)表示開始位置、Y2・・・垂直(
縦)表示終了位置。1 and 2 are block diagrams of a display control device of the present invention, and FIGS. 3 to 5 are diagrams for explaining display control of the device. 7... Character display memory, 8... Graphic display memory, 9... Character display control circuit, 10. Graphic display control circuit, 11... Timing generation circuit, 12. Horizontal (horizontal) direction display position counter, 13...Vertical (vertical)
Direction display position counter, 14.15... Comparison circuit, 16
...Horizontal (horizontal) direction display start and end position register, 1
7... Vertical (vertical) direction display start and end position registers,
+8.19.2)...Mixing circuit, Xl...Horizontal (horizontal) display start position, X2...Horizontal (horizontal) display end position,
Y,... Vertical (vertical) display start position, Y2... Vertical (
Vertical) display end position.
Claims (1)
い表示メモリを有し、表示サイクルに同期して該表示メ
モリを読み出す表示装置において、 任意に設定された表示画面の水平、垂直の表示領域を記
憶する記憶手段と、 前記記憶手段に記憶された表示領域と、前記表示装置の
現表示位置とを比較する比較手段と、前記比較手段の出
力に応答して読み出したところの前記表示メモリの表示
データを出力する出力手段と を具備し、該表示装置で所定の表示領域の表示が行なわ
れる様にしたことを特徴とする表示制御装置。[Claims] 1. In a display device that has a display memory that is equal to or larger than the maximum display capacity of the display screen and that reads out the display memory in synchronization with the display cycle, storage means for storing horizontal and vertical display areas; comparison means for comparing the display area stored in the storage means with the current display position of the display device; However, a display control device comprising an output means for outputting the display data of the display memory, so that a predetermined display area is displayed on the display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173885A JPS6234191A (en) | 1985-08-06 | 1985-08-06 | Display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173885A JPS6234191A (en) | 1985-08-06 | 1985-08-06 | Display controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6234191A true JPS6234191A (en) | 1987-02-14 |
Family
ID=15968912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60173885A Pending JPS6234191A (en) | 1985-08-06 | 1985-08-06 | Display controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234191A (en) |
-
1985
- 1985-08-06 JP JP60173885A patent/JPS6234191A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6049391A (en) | Raster scan display system | |
| JPH10161629A (en) | Display control method for display device | |
| JPH09138683A (en) | Image display control device | |
| JPS6234191A (en) | Display controller | |
| JPS6234190A (en) | Display controller | |
| JPS6114688A (en) | Image display system | |
| JPS61290486A (en) | Display controller | |
| JPH0253797B2 (en) | ||
| JP2901033B2 (en) | Display method of camera with monitor | |
| JPS59211130A (en) | Graphic display device | |
| Carroll | Using the Rasterizing Capability of the AMD 29205 Microprocessor | |
| JPS60126688A (en) | Arbitrary pattern input display unit | |
| JPS61217098A (en) | Graphic display unit | |
| JPH077266B2 (en) | Display controller | |
| JPS60179791A (en) | Graphic display unit | |
| JPH01243090A (en) | graphic display system | |
| JPS6180292A (en) | Display cotnrol system | |
| JPH06180565A (en) | Computer game device | |
| JPS60179792A (en) | Graphic display unit | |
| JPS643892U (en) | ||
| JPH0443595B2 (en) | ||
| JPS608891A (en) | Character generator control system | |
| JPH03142578A (en) | Pattern painting-out system | |
| JPS6298390A (en) | display device | |
| JPH0540459A (en) | Display controller |