JPS6234416A - 信号選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号選択回路に係り、複数の入力信号から最大
又は最小の信号を選択出力する信号選択回路に関する。

従来の技術 従来より、各種アナログ信号処理の分野において、信号
の振幅制限回路や、２信号間の大小検出回路や、複数信
号の最大値又は最小値検出回路として信号選択回路が利
用されている。

第３図（Ａ）、（Ｂ）は夫々従来の信号選択回路の各個
の回路図を示す。この第３図（Ａ）。

（Ｂ）に図示した回路は共に、複数個の入力信号Ｖ＋　
、Ｖ２　、・・・、Ｖｎの中で最大値を選択して出力す
る信号選択回路である。

第３図（Ａ）に図示した回路において、出力信号Ｖｏｕ
ｔは周知の如くダイオードＤ１〜ＤＴＩの順方向の非直
線的な入出力特性に支配されるため、入力信号Ｖ１〜■
η間の電圧差が小なる場合、ダイオードの出力インピー
ダンスが高くなり、出力信号■Ｏｕｔの直線性が悪くな
ってしまうという欠点があった。

第３図（Ｂ）に示した回路は上記欠点を解決したもので
、上記回路に対して演算増幅５Ａ＋〜Ａ１を新たに設け
て、上記ダイオードＤＩ−ＤＴＩが演算増幅器Ａ１〜Ａ
ηの帰還路に配置されるよう構成されている。これによ
り、演算増幅器Ａ１〜ＡＴＬ及びダイオード０１〜Ｄ１
が等価的に理想ダイオードとして動作し、上記ダイオー
ドＤ１〜ＤＴｌの入出力特性の非直線性が改善される。

従って、この改善効果は演算増幅器Ａ１〜ＡＴＬの特性
によって支配される。

発明が解決しようとする問題点 しかるに、上記演算増幅器Ａ＋”−Ａηは周知の如くそ
の周波数特性が十分でないため、例えば低周波信号では
使用可能であっても、映像信号周波数では、発振や位相
Ｈ［移等により回路の動作は不安定となり、上記ダイオ
ードの入出力特性の非直線性の十分な改善効果を得るこ
とかぐきない。

また、上記選択回路を例えばモノリシック集積回路で実
現する場合、演算増幅器Ａ１〜Δ１は周知の如く複雑な
回路構成であるため、多数の入力信号に対応しようとす
れば信号選択回路全体の回路構成が複雑になってしまう
等の問題点があった。

そこで、本発明はトランジスタ、電流源及びｌｌｋ杭に
て回路を構成することにより、上記問題点を解決した信
号選択回路を提供することを目的とする。

問題点を解決するための手段 本発明になる信号選択回路は、一の入力端子にベースが
接続された第１のトランジスタと、第１のトランジスタ
とエミッタが夫々共通接続された第２のトランジスタと
、第２のトランジスタのベース・エミッタ間にそのコレ
クタ・ベース間が接続された第３のトランジスタと、第
１及び第２のトランジスタのエミッタと第３の１−ラン
ジスタのベースに共通に接続された第１の電流源と、第
１のトランジスタのベースにそのベースが接続されると
共に、第２のトランジスタのベースと第３のトランジス
タのコレクタにそのエミッタが夫々接続された第４のト
ランジスタと、第４のトランジスタのコレクタ・エミッ
タ間に接続された電流検出用抵抗とよりなる回路をｎ（
但し、ｎは２以Ｅの整数）系統設け、ｎ系統の第３のト
ランジスタのエミッタに夫々共通接続された第２の電流
源及び一の出力端子とより構成される。

作用 上記第１及び第３のトランジスタは所謂エミッタホロワ
回路を構成する。従って、上記第１及び第３のトランジ
スタを介して出力端子へ送出され゛る出力信号は第１の
トランジスタのベースに供給される信号の大小に拘らず
良好な直線性を有している。

一方、第２のトランジスタは帰還トランジスタとして作
用し、第３のトランジスタのコレクタ電圧の変化をその
ベースに帰還し、そのコレクタ電流を制御する。また第
４のトランジスタはクランプトランジスタとして作用し
、第３のトランジスタのコレクタ電圧がある値より下が
らないようにして、第３のトランジスタの飽和を防止し
ている。

また、第１及び第２のトランジスタのエミッタは夫々第
１の電流源に共通接続されているため、第２のトランジ
スタが第３のトランジスタのコレクタ電圧に対応してオ
ンとされた場合、第１のトランジスタのエミッタ電流が
ｉｉｌノ限され、オフされる。

さらに、上記ｎ個の第３のトランジスタのエミッタは夫
々第２の電流源に共通接続されているため、ｎｌ！ｌの
第３のトランジスタのコレクタ電圧は上記ｎ個の入力端
子に供給されるｎ個の入力信号の電圧値に比例又は反比
例して最大又は最小となる。

従って、ｎ個の入力信号のうち最大又は最小の一の入力
信号が供給される一の１回路の第２の１〜ランジスタは
オフされて、その入力信号が第１及び第３のトランジス
タのベース・エミッタ間を夫々介して出力端子に出力さ
れる。一方他の（ｎ−１＞系統の回路の第２のトランジ
スタはオンとなり、第１のトランジスタをオフとする。

これにより、上記仙の（ｎ−１）系統の回路に供給され
る（ｎ−１）個の入力信号の出力伝送路は遮断されるた
め、上記最大又は最小の出力には影響を及ぼさない。

実施例 第１図は本発明になる信号選択回路の第１実施例の回路
図を示す。この第１図図示回路はｎ（但し、ｎは２以上
の整数）個の入力信号■１〜ＶＴＩに夫々対応したｎ個
の回路ブロック８１〜ＳＴ＋及び共通電流源Ｉ２より構
成され、上記ｎ個の入力信号ｖ１〜ＶＴ＋から最大値を
選択出力する回路である。

上記回路ブロック８１〜ＳＴＩ中のＱｌｌ−ＱＴＩＩｔ
ま入力１ヘランジスタ、Ｑｔ２〜ＱＴ１２は帰還トラン
ジスタ、Ｑ１３〜ＱＴ１３は出力トランジスタ、Ｑ１４
〜ＱＴ１４はクランプトランジスタを示し、これらは全
てＮＰＮトランジスタである。また、Ｉｎ〜ｌＴ１１は
電流源、Ｒ＋〜ＲＴＩは電流検出用抵抗を夫々示す。上
記回路ブロックＳ＋〜Ｓηは同一構成であるので、以下
、回路ブロックＳ１の構成について説明する。

回路ブロックＳ１において、ベースを入力端とする入力
トランジスタＱｎと帰還トランジスタＱ１２のエミッタ
は夫々共通接続され、その接続点に電流源Ｉ　ｎが接続
される。出力１−ランジスタＱＩ３のコレクタ・ベース
間は帰還トランジスタＱ１２のベース・エミッタ間に接
続される。クランプトランジスタＱＭのベースは入力ト
ランジスタＱｎのベースに接続され、Ｑ１４のエミッタ
はＱ１０のベースとＱｏのコレクタに夫々接続される。

また、クランプトランジスタＱ１４のエミッタ・コレク
タ閤には電流検出用抵抗Ｒ＋が接続される。

また、回路ブロック８１〜Ｓｎの出力トランジスタＱ＋
３〜ＱＴ１３のエミッタは夫々共通接続され、その接続
点には電流源Ｉ２及び出力端子０が接続される。

まず、上記回路ブロックＳ１の動作について説明するに
、出力トランジスタＱＩ３のコレクタ電流は電流検出用
抵抗Ｒ１に流れて、出力トランジスタＱＩ３のコレクタ
電圧を変化させる。このコレクタ電圧の変化は帰還トラ
ンジスタＱ１２により出力トランジスタＱ＋ａのベース
に帰還され、上記出力トランジスタＱＯのコレクタ電流
を制御する。一方、入力トランジスタＱｎと帰還トラン
ジスタトランジスタＱ１２のエミッタは電流源１　ｕに
共通接続されているので、帰還トランジスタＱ１２のエ
ミッタ電流により入力トランジスタＱ１１のエミッタ電
流は制御される。また、クランプトランジスタＱＨは出
力トランジスタＱ１３のコレクタ電圧が（Ｖｌ　−Ｖｅ
　Ｅ　）　（但し、■１は入力信号の電圧値、ＶＢＦは
クランプトランジスタＱＩ４の順方向のベース・エミッ
タ間電圧を夫々示す）以上低くならないようにクランプ
し、出力トランジスタＱＩ３の飽和を防止している。

次に、入力信号の最大値を選択する回路の動作に関して
、回路ブロックＳ１及び８２間の相互作用を例にとり説
明する。ここで、上記回路ブロックＳ＋　、Ｓｚの夫々
の入力信号の電圧値が例えばＶｌ　＞Ｖ２であるとする
。この入力信”ｔ　Ｖ　＋　＋ｖ２は夫々入力トランジ
スタＱｕ　、Ｑ２１のベース・エミッタ間を介して出力
トランジスタＱ１３゜Ｑ２３のベースに伝達されるが、
前記の如く出力トランジスタＱＩ３．Ｑ２３のエミッタ
は夫々電流源■２に共通接続されているため、出力トラ
ンジスタＱ２３のエミッタ電流に比べて出力トランジス
タＱＩ３のエミッタ電流の方が大きい。

このため、出力トランジスタＱＩ３のコレクタ電圧は低
下し、クランプトランジスタＱ１４がオンされ、一方帰
還トランジスタＱ＋？は逆バイアスされてオフとなる。

従って、入力トランジスタＱｎはオン状態が維持され、
出力トランジスタＱ１３のベース電圧は変化しない。

一方、出力トランジスタＱ２３のコレクタ電圧は高く、
クランプトランジスタＱ２４は逆バイアスされオフとな
り、また帰還トランジスタＱ２２はオンされて、上記コ
レクタ電圧が出力トランジスタＱ２３に帰還されるので
、そのベース電圧が上昇せしめられる。

上記の動作は、出力トランジスタＱ１３．Ｑ２３のベー
ス電圧が略等しくなる所で平衡状態となる。

この結果、入力トランジスタＱ２＋はオフされて、入力
（３号■２はらはや出力Ｉ−ランジスタＱ２３に伝達さ
れず、従って出力端子０にも伝達されない。

このようにして、出力端子Ｏには入力信号Ｖ１のみが入
力トランジスタＱｎ及び出力トランジスタＱＩ３の夫々
のベース・エミッタ間を介して出力され、その出力電圧
ｖｏｕｔは、トランジスタＱｎ。

Ｑ１０のベース・エミッタ間電圧を共にＶｅεとすると
、 Ｖｏｕｔ　＝Ｖ＋　−２Ｖｅ　Ｅ　　　　　　　　（１
）となる。

ここで、もし入力信号Ｖ＋が入力信号■１〜ＶＴ＋の中
で最大値であれば、上記と同様の相互作用が回路ブロッ
クＳ１と他の回路ブロック８２〜ＳＴＩとの間にも働ぎ
、結局最大値となる入力信号■１のみが出力端子０に出
力される。

次に、入力信号■１〜ＶＴＩ間の電圧差が小さい場合に
ついて前記と同様に、回路ブロックＳ＋。

Ｓ２を例にとり説明する。ここでも、やはりＶｌ＞Ｖ２
の関係があるものとする。この場合、前述のように、入
力トランジスタＱ２＋は完全なオフ状態には必ずしもな
らず、入力トランジスタＱ２１に電流が流れる場合もあ
る。

しかし、出力トランジスタＱ２３のベース電圧は帰還ト
ランジスタＱ２２の帰還作用により、入力信号ｖ２に追
従しているので、帰還トランジスタＱ２２のエミッタの
出力インピーダンスは極めて低く、等極内に定電圧源と
して働き、上記入力信号■２による入力トランジスタＱ
２＋に流れる電流は帰還トランジスタＱ２２に吸収され
、出力には影がしない。

一方、入力トランジスタＱｎと出力トランジスタＱＩ３
は共にエミッタホロワ回路として動作して、入力信号ｖ
１を出力端子Ｏに伝達しているので、出力は良好な直線
性を有する。

また、上記第１図図示回路は前記第３図（Ｂ）に示した
回路の如く演算増幅器を有しておらず、さらに上記帰還
作用は不要な入力信号の遮断にのみ寄与するものである
から、第１図図示回路は映像信号周波数等でも安定に動
作する。

第２図は本発明になる信号選択回路の第２実施例の回路
図を示す。この第２図図示回路は前記第１図図示回路で
使用されているＮＰＮトランジスタを全てＰＮＰトラン
ジスタとし、かつ、電源ｖｃｃ側と接地側とを反転させ
た構成となっており、ｎ個の入力信号■１〜■ηから最
小値を選択出力する回路である。

ここで、前記と同様に、回路ブロックＳ＋’〜ＳＴ＋’
は夫々同一の回路構成であり、０１１′〜Ｑｎ　＋　’
　は入力トランジスタ、ＱＩ２’〜Ｑη２′は帰還トラ
ンジスタＩＱ＋３’〜Ｑ１３′は出力トランジスタ、Ｑ
ζ′〜０１４′はクランプトランジスタ＋１＋＋’〜１
１１′はＭ流源、Ｒ１′〜Ｒ，ｌ　は電流検出用抵抗を
夫々示す。また、回路ブロックＳ＋’〜Ｓｎ’　の出力
トランジスタ０１３′〜ＱＴＩ　３　’のエミッタは夫
々電流源１２’及び出力端子Ｏ′に共通接続されている
。

上記第２図図示回路の動作を前記と同様に回路ブロック
ＳＩ’、Ｓ２’を例にとり、またＶｌ＜Ｖ２として説明
する。ここで、Ｖｌ　＜Ｖ２であるため、出力トランジ
スタ０２３′のエミッタ電流に比べて出力トランジスタ
Ｑｔ１’のエミッタ電流の方が大きい。

従って、出力トランジスタ０１３′のコレクタ電圧は上
昇し、−力出力トランジスタＱｎ’のコレクタ電圧は低
下するため、帰還トランジスタ０１２′はオフされ、−
力帰還トランジスタＱ２２’はオンとなる。このため、
入力信号■１が出力端子０′に伝送され、−万人力信号
■２は入力トランジスタ０２１′がオフとなるため出力
されない、このときの出力電圧ｖｏｕｔ’　は、トラン
ジスタＱｎ’＋Ｑ＋３’　のベース・エミッタ間電圧を
共にＶＩＥとすると、 Ｖｏｕｔ　’　＝Ｖ＋　＋２Ｖｅ　Ｅ　　　　　　　■
と表わされる。

また、クランプトランジスタＱＭ’はオンとなり、出力
トランジスタＱ＋ａ’のコレクタ電圧がいハ十■８ε′
）（但し、Ｖ［ｌＥ’はクランプトランジスタＱＩ４′
のベース・エミッタ間電圧を示す）以上古くならないよ
うにクランプし、出力トランジスタ０１３′の飽和を防
止している。

このようにして、第２図図示回路により複数の入力信号
中最小値が出力端子０′に選択出力される。

発明の効果 上述の如く、本発明回路は、トランジスタ、Ｍ流源及び
抵抗にて回路構成されているため、５ルな回路構成によ
り良好な出力の直線性を有し、かつ、広帯域で安定した
信号選択回路が実現できるので、例えば映像信号処理等
に応用できる等の特長を有する。

【図面の簡単な説明】

第１図及び第２図は夫々本発明になる信号選択回路の第
１及び第２実施例を示す回路図、第３図（Ａ）、（Ｂ）
は夫々従来の信号選択回路の各個を示づ回路図である。 Ｉｎ　　′　ｌｔ＋＋、、　　　ｉｎ’−１＊＋’、　
　　Ｉ２゜１２’・・・電流源、０，０′・・・出力端
子、Ｑｕ〜ＱＴｌ＋、Ｑｎ＝ＱＴｌ＋’・・・入力トラ
ンジスタ、Ｑ１０〜（ｈ＋　２　、　Ｑ１２　’　〜Ｑ
ｙ＋　２　’　−帰還トランジスタ、ＱＩ３〜ＱＴ１３
．ＱＩ３’〜Ｑ１３′・・・出力トランジスタ、ＱＩ４
〜ＱＴ１４．ＱＩ４’〜Ｑ１４′・・・クランプトラン
ジスタ、Ｒ１〜ＲＴｌ　ｌ　Ｒ＋　’〜ＲＴ＋’　・・
・電流検出用抵抗、８１〜Ｓｎ　、Ｓ＋　’〜ＳＴ＋’
・・・回路ブロック。

Claims (1)

【特許請求の範囲】
1. 一の入力端子にベースが接続された第１のトランジスタ
   と、該第１のトランジスタとエミッタが夫々共通接続さ
   れた第２のトランジスタと、該第２のトランジスタのベ
   ース・エミッタ間にそのコレクタ・ベース間が接続され
   た第３のトランジスタと、該第１及び第２のトランジス
   タのエミッタと該第３のトランジスタのベースに共通に
   接続された第１の電流源と、該第１のトランジスタのベ
   ースにそのベースが接続されると共に、該第２のトラン
   ジスタのベースと該第３のトランジスタのコレクタにそ
   のエミッタが夫々接続された第４のトランジスタと、該
   第４のトランジスタのコレクタ・エミッタ間に接続され
   た電流検出用抵抗とよりなる回路をｎ（但し、ｎは２以
   上の整数）系統設け、ｎ系統の該第３のトランジスタの
   エミッタに夫々共通接続された第２の電流源及び一の出
   力端子とよりなり、ｎ系統の該入力端子に供給される最
   大ｎ個の入力信号から最大値又は最小値の一の入力信号
   を該一の出力端子に選択出力するよう構成したことを特
   徴とする信号選択回路。