JPS6234489A - 信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ブラウン管（以下Ｃ蔗と略す）を用いたディ
スプレー装置に係り、特に白バランスを自動調整するに
好適な信号処理回路に関する。

〔発明の背景〕

従来の装置は、特公昭（Ｓｏ−７８７１号公報に記載の
ように、映像信号の黒レベルとＣＲＴのカットオフ電位
を一致させるように、自動制御するよ５になっていた。

しかし、次の点については配慮されていなかった。

＋１）　　ＣＲＴのバラツキは、カットオフレベルのみ
でなく、いわゆる電圧利得（以下ｔｍ　と略す）のバラ
ツキを調整する必要がある。

（２）　　ディスプレー装置などテレビ受信機以外では
、映像信号として原色信号（ＲｌＧ、Ｂ信号）を入力す
る場合がある。

〔発明の目的〕

本発明の目的は、１ｌｌＪ述した従来技術の問題点を解
決し、とくにディスプレー装置などに適用する場合に好
適な自バランスの自動調整回路を提供することにある。

〔発明の概要〕

本発明は、所定の期間にＣＲｒの誤差電圧を検出し、こ
れをディジタル信号にｆ換して記憶し、この誤差電圧を
補正するように映像信号を制御することでＣＲＴのカッ
トオフレベルと２ｍのバラツキを調整する。

〔発明の実施例〕

以下本発明の一実施例を第１図により説明する。

第１図において、ｔ２，５は入力端子５０．５２゜５３
にそれぞれ接続するＲ信号、Ｇ（８号、Ｂ信号に対する
信号処理回路であり、１２．５の動作はそれぞれ同じで
あるので以下の説明では凡信号に対する信号処理回路１
の動作を説明する。

４は輝度調節回路、５はコントラスト調節回路であり、
調節手段（図示せず）により端子５０に接続されたＲ信
号を処理する。６はＣＲＴ　Ｉｃ　ｙＪ！に大電流が流
れることを防止するために、映像信号の輝度レベルまた
はコントラストを下げるための輝度制限回路（以下ＡＢ
Ｌ回路と略す）、７は加算回路、８は直流利得制御回路
、９は交流利得制御回路、１０．１１は基準映像レベル
発生回路、１２は加算回路、　　１５．１４は誤差信号
を記憶するメモリ回路、１５．１８はメモリ回路１５．
１４の書き込みを禁止するスイッチ回路、１６．１９は
比較回路、１７．２０はゲート回路、２１．２２は基準
電圧源、２５は電圧源、２４はスイッチ回路、２５は制
御電圧発生回路、２６はゲートパルス発生回路、２７は
同期分離回路、２８は垂直偏向回路、２９は水平偏向回
路、５０は几信号入力端子、３１は信号処理回路の信号
入力端子、３２はｑ信号入力端子、５３はＢ信号入力端
子、５４は同期信号入力端子、５５は垂直偏向パルス出
力端子、５６は水平偏向パルス出力端子、５７は高圧出
力端子、３日はＣＲＴ、５９は制御信号入力端子、４０
．４１はそれぞれゲートパルス入力端子、４２，４５，
４４．６８は電圧源、６７はＡＢＬ回路の制御信号入力
端子、１００〜１０５はトランジスタ、１１０〜１１６
は抵抗、１２０はコンデンサ、１３０〜１３１はダイオ
ードである。

同図において、加算器７で入力された几信号と基準映像
レベル発生回路１０．１１でそれぞれ発生した黒レベル
信号と白レベル信号とを加算する。基塩レベルを加算さ
れた映像信号は、直流利得制御回路８、交流利得回路９
を介して映像出力段を１１１１ＦＩ１．するトランジス
タ１００，１０１，１０２でＣＲＩｌ′のカソード電流
を駆動する。カソード電流は、抵抗１１２により電圧と
して検出する。ゲート回路１７．２０により、映像基準
レベルを加算した期間の電圧を取り出しコンパレータ１
６．１７により基準電圧源２１．２２と比較する。黒レ
ベルの検出電圧と基準電圧との誤差電圧はスイッチ１８
を介してメモリ１３に書ぎ込まれる。メモリ１５に記憶
された誤差電圧で直流利得制御回路８を制御する。制御
された信号は、上述の動作をくり返し、再び比較回路１
９で基Ｓ電圧源２２との差がな（なるようにメモリに記
憶した誤差電圧を補正する。一方、白レベルの検出電圧
と基準電圧との誤差電圧はスイッチ１５を介してメモリ
１４に書き込まれる。メモリ１４に記憶された誤差電圧
で交流利得制御回路９を制御する。

ＡＢＬ回路６は、端子５７に流れ込む電流を検出して、
ＣＲＴ５８のカンードに流れる電流を減少させるように
動作する、第１図において電圧源４５は電圧源４２より
高い電位に選ばれる。

通常、端子５７に流れ込む電流が小さい場合には、ダイ
オード１３１は順バイアスされているためＭ北回路６に
一印加される電圧はほぼ電圧源４２の電位である。端子
５７に流れ込む電流が大きくなるＫしたがってダイオー
ド１５００両端電圧差が小さくなり、ＲＰｒ的に逆バイ
アスとなり、ＡＢＬ回路６０制御電圧は電圧源４２の電
位より低下する。この状態を検出して息回路６では映像
信号の輝度レベルまたはコントラストを下げるよ５動作
する。それ故、ＡＢＬ回路６は、加算回路７の前段に配
置することが重要であ・る。ＡＢＬ回路６を加算器７の
後段に設けた場合には、基準映像レベル発生回路１０．
１１によって映像信号の基遵レベルが、ＡＢＬ回路によ
って変動し上述した補正動作が誤動作する。

第２図は、第１図に示した本発明の実施例の動作をさら
に詳細に説明するのに用いる信号タイミング図である。

第２図において、２Ａ、２Ｂ、２Ｃ，２Ｄ、２Ｅｉム第
１図に示した同一記号部分の波形を示すものである。２
人は垂直同期信号、２Ｂは水平同期信号に相当する。２
Ｃは、黒レベルの映像基準レベル２Ｆを加算する期間を
示すゲートパルス、２Ｄは白レベルの映像基準レベル２
Ｇを加算する期間を示すゲートパルスである。同図では
映像基準レベルがそれぞれ１ラインに相当する期間で示
しているが必ずしもこれに限定する必要はない。

第５図は、第１図に示した本発明の実施例の動作をさら
に詳細に説明するのに用いる特性図である。

第５図において、５Ａは映像信号のレベル、５ＢはＣＲ
Ｔのカソードに流れる電流を示し、　５Ｈ，５Ｇはそれ
ぞれＣＲ，Ｔの電圧電流特性を示す。映像信号３ＣとＣ
ＲＴの電圧電流特性が５Ｈの状態にあれば、第１図の比
較回路１６．１９で検出され、る電圧は、黒レベルの電
流値５Ｃおよび白レベルの電流値５Ｅが抵抗１１２に流
れて検出される電圧である。

基準電圧源２１　、２２の電位はこの電圧と等しく選ぶ
。ＣＲＴの電圧電流特性がＳＨから川のごとく変化した
場合には抵抗１１２に流れる電流は５Ｄ。

５Ｆのごとく変化し、比較回路１ｔ５．１９　Ｋより誤
差電圧が検出され前述したごとく補正動作がおこなわれ
る。

通常、ディスプレー装置では映像信号情報をすべて表示
するために、一般のテレビ受信機と異なり、いわゆるオ
ーバースキャンが小さい。

したがって前述したととくの映像基準レベル信号を垂直
帰線期間に加算したとしてもＣＲＴ画面上に映像信号と
して表示されてしまい、画質を損ねる。

第１図の本発明では、制御電圧発生゛回路２５を設ゆる
ことで、上記の問題を解決する。すなわち制御電圧発生
回路２５から制御電圧が発生している場合にのみ、映像
基単レベル信号が加算されるよう購成し、この期間にの
みスイッチ回路１５．１８が閉じ、メモリ回路１５．１
４に書き込み動作がおこなわれるよう圧する。制御電圧
発生回路２５は、スイッチ回路２４　ＩＣより電源２５
の電圧が接続されている場合にのみ制御電圧を発生する
ようにｌｌＩ成する。これにより、スイッチ回路２４を
切替ることで、任意の時間に前述した白バランスの補正
動作をおこなうことが可能となる。

通常の補正動作は、ディスプレー装置の電源をＯＮ　ｔ
、た時におこなえば良く、いったん補正動作をおこなえ
ば、誤差電圧がメモリ回路１５．１４に記憶されている
ため、装置の電源な０′Ｆ′Ｆするまで補正動作をおこ
なった状態を保つことが可能である。

第４図は、第１図のメモリ回路１５．１４の詳細な溝底
を説明する図である。

第４図において、第１図と同じ機能を示すものは同一番
号で表わす。

第４図において、５２＆填作電圧入力端子、５５は制御
信号入力端子、５４は補正信号出力端子、５５は映像信
号入力端子、５６は映像信号出力端子、５７は比較回路
出力端子である。４５はＤコンバータ回路、４６はラッ
チ回路、４７はＤＡコンバータ回路、４８は書き込みタ
イミング発生回路、４９は書き込み読み出し制御回路、
５０は読み出しタイミング発生回路、５１はクロック信
号発生回路である。ラッチ回路４６に：、ＡＤコンバー
タ回路６でディジタル信号に変換された誤差電圧を書き
込み、読み出した信号なりＡコンバータ回路でアナログ
信号に再変換して交流利得制御回路９を制御する。

第５図は、第４図の回路動作を説明するのに用いる信号
タイミング図である。第５図において５Ａ、５Ｂ、５Ｃ
は第４図に同一記号で表わした部分の信号を示すもので
ある。５Ａは制御回路２５の出力信号でありローレベル
期間が補正動作をおこなう期間を示す。５Ｂは却コンバ
ータ回路４５の出力信号でありＤｎは誤差電圧データを
示す。

５Ｃはラッチ回路４６の出力信号であり、読み出される
補正電圧データを示す。

メモリ回路１３の構成は、上述したメモリ１４０ＩＩ底
と同じであり説明は省略する。

第６図は、本発明の別な実施例を説明するブロック図で
ある。第６図において第１図と同一の機能を示すものは
同一記号で表わす。

ｗｉ６図において６０は０几回路、５８はスイッチ回路
、６１は検出回路、６２はタイマ回路である。

ａ！６図は、タイマ口筒２の出力に応じて前述した補正
動作をくり返しおこなうように構成する。

検出回路６１０ＩＩ放により補正動作をおこなう周期を
所定の長さに設定すれば艮い。ＯＲ回ｗ！Ｉ６０により
スイッチ回路２４の操作により補正動作をおこなうこと
も可能である。

第７図は、本発明のさらに別な実施例を説明するブロッ
ク図である。第７図において第６図と同一機能を示すも
のは同一記号で表わす。

第７図において６５は弘回路、６４は検出回路、６５は
スイッチ回路、６６は電圧源である。スイッチ回路６５
は装置の電源スィッチと連動して開閉し、装置の！源を
ＯＮしたと同時に電圧源６６を検出回路６４に接続する
。検出回路６４はこれを検出してスイッチ５８を制御し
て補正動作をおこなう。スイッチ回路６５を１ｔｉｔの
電源スィッチと共用し、検出回路６４に装置の電源を印
加しても同様の効果が得られる。本構成により、装置の
電源ＯＮと同時に補正動作をおこない、その後はタイマ
回路６２、スイッチ回路２４の操作により補正動作をお
こなうことができる。

〔発明の効果〕

本発明によれば、必要に応じて簡単な操作でテレビ受信
機、ディスプレー装置などの白バランスを補正でき、か
つ補正動作釦よる画質劣化を最小にできる。補正をおこ
なうための誤差電圧をディジタルメモリに記憶するため
、−たん記憶された誤差情報は、装置の電源をＯＦＦす
るまで保持できる。また、メモリ回路を例えば不揮発生
メモリを用いることにより、または、メモリ回路の電源
を乾電池などで構成することＫより、装置の電源をＯＦ
Ｆ　しても補正に必要な誤差電圧を保持するようＫでき
ることは容易に推定できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の回路動作を補足説明するのに用いる信号タイミ
ング図、第５図は第１図の回路動作を補足説明するのく
用いる特性図、第４図は第１図のメモリ回路の詳細なブ
ロック図、第５図は第４図の回路動作を補足説明するの
に用いる信号タイミング図、第６図は本発明の別な実施
例を説明するブロック図、第７図は本発明のさらに別な
実施例を説明するブロック図である。 ３０・・・Ｂ信号入力端子　３２・・・ｑ信号入力端子
５３・・・Ｂ信号入力端子　１・・・信号処理回路５８
・・・ＣＲＴ　　　　　　　ｙ・・・加算回路１２・・
・加算回路 １０・・・白レベル差遣信号発生回路 １１・・・黒レベル基準信号発生回路 １７・・・ゲート回路　　　１６・・・比較回路１４・
・・メモリ回路　　　２０・・・ゲート回路１９・・・
比較回路　　　　１５・・・メモリ回路２５・・・制御
信号発生回路 代理人ｆＰｍ士　小　川　勝　男 第　２　の も　３　凶 躬　４　乙 ５Ｃｈ−１ム　　　　　　　Ｄいｔ１ 躬　６　口

Claims (1)

【特許請求の範囲】
1. ブラウン管を用いた表示装置における信号処理回路であ
   って、映像信号を入力する手段、入力された映像信号に
   基準信号レベルを加算する手段、該基準信号レベルを加
   算した映像信号のレベルを制御する手段、該レベル制御
   手段の出力信号によりブラウン管を駆動する手段、ブラ
   ウン管の駆動電流を検出する手段、該検出手段が駆動電
   流を検出することにより検出された前記基準信号レベル
   と所定の基準レベルとを比較する手段とを具備し、該比
   較手段の出力信号で上記レベル制御手段を制御するよう
   にした信号処理回路において、上記比較手段の出力信号
   をディジタル信号に変換する手段、該ディジタル信号を
   記憶する手段、該記憶手段の出力信号をアナログ信号に
   変換する手段を備えると共に、上記記憶手段への書き込
   み動作を制御する制御手段を備えたことを特徴とする信
   号処理回路。