JPS6235205A - ひずみ測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ひずみゲージを含む、ブリッジ回路と、該ブ
リッジ回路全励振する交流電源と、該ブリッジ回路の出
力全位相検波する位相検波器とを備えたひずみ測定装置
に関する。

（従来の技術） 従来この種の装置は、ブリッジ電源に直流電源を用いる
方式に比べて増幅器性能の安定性が高いなどの点で広く
用いらｎている。

しかし、ブリッジ回路に漂遊容量が存在し、この回路に
不平衡が生じた場合、無ひずみの時でもブリッジ回路に
出力電圧が現わｎ１本来、抵抗値の変化のみを検出すべ
きひずみ測定において、誤差を生ずる不都合があった。

そこでブリッジ回路に容量平衡回路を設け、−足前に静
電容量が平衡するように調整して静電容量の不平衡によ
るブリッジ回路の出力を零とすることが行なわｎている
。

また、第１図に示すように、ブリッジ回路ａの出力側に
増幅器すを介して交流電源砲ユと同相の位相検波器Ｃ及
び９０°位相の遅几た位相検波器ｄを接続し、該位相検
波器ＯＫ口、−パスフィルタｅを介して接続した端子ｆ
から出力信号を得るようにすると共に該位相検波器ｄに
ローパスフィルタｇ、増幅制御回路ｎ及び打ち消し回路
１を順次直列に接続し、該打ち消し回路ｉの出力をコン
デンサＣＯヲ介してブリッジ回路ａの出に帰還したもの
が知らｔている。

（発明が解決しようとする問題点） 上記した従来の技術の前＠は、測定中に静電容量の不平
衡が変化した場合、そｎによって出力が変化し誤差が発
生することになる不都合がちシ、後者は、ブリッジ回路
ａの１辺の静電容■Ｃ１のみ又に２辺の静電容量Ｃ，Ｃ
２が存在する時には出力電圧Ｅｏｕｔ　ｋ零にできるが
、各辺に静電容量ＣＨＣ２，ＣＩ＋　ｃ、が存在する時
には、この容量分による出力電圧を零にできない不都合
がある０本発明は、このような従来のものの不都合を解
消することをその目的とするものである０（問題点を解
決するための手段） 本発明は、ひずみゲージを含むブリッジ回路と、該ブリ
ッジ回路を励振する交流電源と、該ブリッジ回路の出力
を位相検波する位相検波器と全備えたものにおいて、該
ブリッジ回路の２本の出力線のそｆｌｆ几に、該交流電
源の電圧位相から９０°遅τした位相の成分電圧全検出
する検出回路を接続すると共に該検出回路の出力に応じ
て該成分電圧全灯ち消す電圧を発生する打ち消し電圧発
生回路をコンデンサを介して接続したことを特徴とする
。

（実施例） 以下本発明の実施例を図面につき説明する。

第２図において、＋１１は電圧Ｅｉｎの交流電源（２）
が接続さ几たブリッジ回路で、該ブリッジ回路（１）は
抵抗値Ｒのひずみゲージ（３）が各辺に介入さｎ１各辺
にニ漂遊容量ｃ、ｃ２ｃ、ｃ、が存在するものとした０
該ブリッジ回路（１）の２本の出力線（４１）（４□）
の図の右端の端子（ｓ、）　（５□）には図示しないが
、周知のように、増幅器を介して電源（２）と同相の位
相検波器を接続し、その出力端子からひずみゲージのブ
リッジ回路（１）の出力電圧Ｅｏ、ｕｔｉ得るようにし
た。該出力線（４１）（４２）のそγＬぞｎにに、交流
電源（２）の電圧位相から９０°遅ｆ′した位相の成分
電圧を出力線（４，）（４２）から検出する検出回路（
６１）（６□）を接続し、該検出回路（６１に６２）に
そｎぞｎ積分器（７１）（７２）’ｔ−介して該積分器
（７１）（７□）の出力に応じて該成分電圧を打ち消す
電圧Ｅ＋Ｅ２ｔ”発生する打ち消し電圧発生回路（８＋
）（８□）全接続し、該回路（８Ｉ）（８□）をそｎぞ
ｎコンデンサ（９，）（９□）を介して出力線（’り（
４２）に接続し、電圧Ｂ、　Ｅ２に帰還するようにした
０核検出回路（６＋）（６Ｊｉ、交流電源（２１Ｌ　？
）　９０°遅れた信号により出力＃Ｊ（４１）（４２）
の出力電圧Ｋｄ。

Ｅｂヲ位相検波する位相検波器とし、かくて静電容量０
．Ｃ４及びＣ，Ｃ２によって生ずるブリッジ回路（１）
の出力線（’ｔ）（’□）の出力電圧のうちの交流電源
の電圧位相から９０°遅ｎた位相の成分電圧全検出する
ようにした。

積分器（７θ（７２）は検出回路（６θ（６□）の出力
を積分し安定化させる。例えばロー／（スフイルタのよ
うな働きをなすものである０ 次にその作用について説明する。

ブリッジ回路（１〕の出力電圧Ｅ。ｕｔにＥ。ｕｔ”■
−Ｅｂであシ、この”ｄ＋　Ｅｂは次式から求めら几る
０匂〔−哩、　　２”３°ｍ”’　　　＋　ｘ、−一箪
已一一一〕２　　４＋ω’　Ｒ”　（Ｃ，、＋　Ｃ，＋
　Ｏ，）ｌ　　　　　４＋ωすｌ”　（０＠、＋〇＋＋
Ｑｔ）’ｚｉｌｌａｌＩＮ”（Ｏｅ、＋Ｃ，＋０Ｊ（Ｃ
ｌ−Ｃ＊）　　　　　ω”　ｐｌ”　ＯＨ（ＣＨ＋　Ｏ
ｙ＋　’Ｊ！ａ−（□・□＋ち□〕 ２　　　４　＋ａ＋’Ｒ”　（Ｑｅ＋　＋　Ｏ１＋　０
４）″　　　　　４＋ｃｕ２Ｒ”　（Ｏ１ｌｌ＋　Ｃ，
−１−ｃＪ”しｆｃがってＥＯｕｔ　＝　Ｅｄ　　Ｅｂ
となる。

前記Ｅｂ、　”（Ｌの各虚数項が零となる４条件に＋　
　　　　ａ、−〇、　　　　　　　　　＋　　　　　Ｃ
，−ＣＩ”＋−”ｉｎ　　　　　　　＋　　Ｚｒ−！ｉ
ｎ　　　ｃ−一２　　　　　０、、　　　　　　　　　
２である。

この条件を前記Ｅ。ｕｔＯ式に代入すると、Ｋｏｕｔ　
＝　０となり実数項も零となる。

以上の数式からも明らかなように、出力線（４１）（４
□）からその出力電圧Ｅｂ、　Ｅｄの虚数分を検比し、
この虚発生回路（８１８８２）からコンデンサ（９１）
（９２）を介して出力線（４１）（４□）に帰還すると
、静電容量ＯＨ、ｃ２．　Ｃ３＋　ｃ４による出力電圧
Ｅ。ｕｔの実数分も無くなる。

かくて出力電圧Ｅ。ｕｔとしては、ひずみゲージ（３）
に加わるひずみに対応した値が得らｎるＯこのようにブ
リッジ回路の各辺に静電容量が存在する場合でもそ几に
よる出力電圧が生じないため、１ゲージ法、２ゲージ法
全初め４ゲージ法、対辺２ゲージ法などあらゆるブリッ
ジ構成において静電容量の影響を除去す、ることかでき
る。

（発明の効果） 不発明によｎば、ブリッジ回路の各辺に静電容量が存在
する場合でもそｎに影響さｎないで正確なひずみ測定を
行なうことができる効果を有する。

【図面の簡単な説明】

第１図は、従来のひずみ測定装置のブロック図、第２図
は本発明の一笑施例のブロック図であるＯ ｆｉ＋・・・・・・ブリッジ回路　　（２）・・・・・
・交流電源（３）・・・・・・ひずみゲージ　　（４１
）（４□）・・・出　力　緋（５＋）（５□）・・・端
　　子　（６＋）（６□）・・・検出回路（７１）（７
２）・・・積　分　器　　（８１）（８２）・−・打ち
消し電圧発生回路外２名 、、６！、１・ψ　□

Claims (1)

【特許請求の範囲】
1. ひずみゲージを含むブリッジ回路と、該ブリッジ回路を
   励振する交流電源と、該ブリッジ回路の出力を位相検波
   する位相検波器とを備えたものにおいて、該ブリッジ回
   路の２本の出力線のそれぞれに、該交流電源の電圧位相
   から９０°遅れた位相の成分電圧を検出する検出回路を
   接続すると共に該検出回路の出力に応じて該成分電圧を
   打ち消す電圧を発生する打ち消し電圧発生回路をコンデ
   ンサを介して接続したことを特徴とするひずみ測定装置
   。