JPS6235219U - - Google Patents

Description

【図面の簡単な説明】

図面は本考案によるセンサーの合否判定装置の
一実施例を示す電気回路図である。 ２…タイマ回路、３…比較回路、６…合否表示
回路、７…電源供給線路、９ｂ…スイツチ、４１
…第１サーミスタ（被測定用センサー）、４８…
第２サーミスタ（基準用センサー）。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 基準用センサーの抵抗値と被測定用センサ
   ーの抵抗値とを比較回路で比較し、その比較出力
   で合否表示回路を作動して前記被測定用センサー
   の合否を判定するようにしたものにおいて、前記
   比較回路および合否表示回路への電源供給線路に
   スイツチを挿入し、このスイツチを設定時間オン
   するためのタイマ回路を設けてなることを特徴と
   するセンサーの合否判定装置。 (2) 合否表示回路は合格を表示するためのＬＥ
   Ｄと、不合格を報知するためのブザーとを具備し
   てなる実用新案登録請求の範囲第１項記載のセン
   サーの合否判定装置。 (3) 電源供給線路に挿入されるスイツチはリレ
   ー回路からなり、タイマ回路は、カウンタを具備
   するタイマ用ＩＣと、このタイマ用ＩＣに結合さ
   れたＲＣ発振回路と、前記タイマ用ＩＣをリセツ
   トするためのリセツトスイツチとからなり、前記
   リセツトスイツチ作動時から設定時間の間、前記
   リレー回路を作動するようにしてなる実用新案登
   録請求の範囲第１項または第２項記載のセンサー
   の合否判定装置。