JPS6235533A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6235533A JPS6235533A JP17480685A JP17480685A JPS6235533A JP S6235533 A JPS6235533 A JP S6235533A JP 17480685 A JP17480685 A JP 17480685A JP 17480685 A JP17480685 A JP 17480685A JP S6235533 A JPS6235533 A JP S6235533A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- groove
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 19
- 230000002265 prevention Effects 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 230000003449 preventive effect Effects 0.000 abstract 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 2
- 229910052796 boron Inorganic materials 0.000 abstract 2
- 238000002955 isolation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000010849 ion bombardment Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- -1 silicon compound organosilanol Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路素子の製造方法にかかり、よ
り詳しくは素子間絶縁分離技術に関する。
り詳しくは素子間絶縁分離技術に関する。
本発明は、素子間絶縁分離領域を形成する半導体装置の
製造方法において、半導体基板上に第１の絶縁膜を形成
し、選択的に前記第１の絶縁膜と前記半導体基板とを除
去し、前記半導体基板内部に溝を形成後、全面に前記半
導体基板の不純物と同一導電型の不純物を含有するシリ
カフィルム膜を形成し、熱処理により前記シリカフィル
ム膜から前記半導体基板に不純物を拡散し、フィールド
反転防止層を形成後、前記第１及び第２の絶縁膜の一部
を反応性イオンエツチング（ＲＩＫ）とバッフアート沸
酸ＣＢｔｔｆｆｅｒｅｄ ＨＦＩ）液によるウェットエ
ツチングにより除去し前記半導体基板表面を露出するこ
とにより、前記半導体基板内部の溝側壁部に容易にフィ
ールド反転防止層を形成ならしめそこに形成される微細
トランジスタの特性を劣化させることなく、高い素子間
分離能力とＲ工］１Ｈのイオン衝撃による照射損傷のな
い平坦な表面を有しｔ半導体装置を実現ならしめ友もの
である。
製造方法において、半導体基板上に第１の絶縁膜を形成
し、選択的に前記第１の絶縁膜と前記半導体基板とを除
去し、前記半導体基板内部に溝を形成後、全面に前記半
導体基板の不純物と同一導電型の不純物を含有するシリ
カフィルム膜を形成し、熱処理により前記シリカフィル
ム膜から前記半導体基板に不純物を拡散し、フィールド
反転防止層を形成後、前記第１及び第２の絶縁膜の一部
を反応性イオンエツチング（ＲＩＫ）とバッフアート沸
酸ＣＢｔｔｆｆｅｒｅｄ ＨＦＩ）液によるウェットエ
ツチングにより除去し前記半導体基板表面を露出するこ
とにより、前記半導体基板内部の溝側壁部に容易にフィ
ールド反転防止層を形成ならしめそこに形成される微細
トランジスタの特性を劣化させることなく、高い素子間
分離能力とＲ工］１Ｈのイオン衝撃による照射損傷のな
い平坦な表面を有しｔ半導体装置を実現ならしめ友もの
である。
従来の半導体集積回路素子における素子間絶縁分離技術
としては、耐酸化性膜としてシリコン窒化膜を用い、素
子間の領域（フィールド領域）に選択的に熱酸化膜を形
成するＬＯＣｏ Ｓ （Ｌｏｃａｌｏｘｉｄａｔｉｏ７
ｇ ｏｆ ５ｉｌｉｃｏｎ ）決めを広ぐ用いられてい
次。
としては、耐酸化性膜としてシリコン窒化膜を用い、素
子間の領域（フィールド領域）に選択的に熱酸化膜を形
成するＬＯＣｏ Ｓ （Ｌｏｃａｌｏｘｉｄａｔｉｏ７
ｇ ｏｆ ５ｉｌｉｃｏｎ ）決めを広ぐ用いられてい
次。
しかしなり−ら、素子の微細化が進むに伴い、ＬＯＯＯ
８法におけるバーズビーク（Ｂｉｒｄ’ｓ ｂｅａｋ
）の発生、フィールド領域からの不純物のチャネル領域
へのし入出しによる狭チャネル効果及び長時間にわ之る
高温でのフィールド酸化嶺より発生する結晶欠陥等が問
題となっていた。
８法におけるバーズビーク（Ｂｉｒｄ’ｓ ｂｅａｋ
）の発生、フィールド領域からの不純物のチャネル領域
へのし入出しによる狭チャネル効果及び長時間にわ之る
高温でのフィールド酸化嶺より発生する結晶欠陥等が問
題となっていた。
そこで、最近では上記障害を除去するために、ＢＯｘ
（Ｂｕｒｉｅｄ ｏｘｉｄｅ 工５ｏｌａｔｉｏｎ）法
に代表されるような溝堀りによる素子間絶縁分離技術が
提案されている。
（Ｂｕｒｉｅｄ ｏｘｉｄｅ 工５ｏｌａｔｉｏｎ）法
に代表されるような溝堀りによる素子間絶縁分離技術が
提案されている。
この種の半導体装置の製造方法を第２図について説明す
る。ここで、半導体基板はＰ型とする。
る。ここで、半導体基板はＰ型とする。
（１）半導体基板１の素子領域上にシリコン酸化膜（ｓ
ｉ ０２１１ ）マスク２を反応性イオンエツチング（
ＲＩＫ）技術を用いて形成後、前記５１０ｇ２をマスク
としてフィールド領域の半導体基板を塩素（ｃｌ ）系
のガスを用いてＲＩＫで垂直にエツチングし溝３を形成
する。（第２図（ａ）参照）（２） 次に、フィール
ド反転防止用のフィールドポロン（Ｂ）イオン注入７を
行ない、熱処理だよりフィールド反転防止層５を形成す
る。（第２図（ｂ）参照）（６）その後、全面に化学気
相成長（ＣｙＤ％によりＢｉＯ２膜８を前記溝３の深さ
より０．２μｍ程度厚く堆積する。さらに、前記Ｓｉ
０２膜８上とレジスト膜９を塗布し、表面を平坦化する
。（第２図（ｃ）参照）（４） 前工程で形成され九
レジスト膜９とＳ？： ０２膜７とのエツチング速度が
等しい条件でＲＩＫにより、前記表面をエッチバックし
て、前記溝３にＢｉ ０２膜７を残しｔまま素子個域の
半導体基板を露出する。（第２図（ぬ参照） 〔発明ｈ′−−しようとする問題点及び目的〕しかしな
りＺら、前述の従来技術では、前述の問題点は除去でき
比が、前記のような溝堀り構造の之めに、前記溝側壁部
５ａにはフィールド反転防止層を形成することが困難で
ある。このため、そこに形成され＆ＭＯＳトランジスタ
のチャネル幅方向両端部において、前記構造に起因し九
電界集中が起こり、前記両端部での反転電圧が低下する
。
ｉ ０２１１ ）マスク２を反応性イオンエツチング（
ＲＩＫ）技術を用いて形成後、前記５１０ｇ２をマスク
としてフィールド領域の半導体基板を塩素（ｃｌ ）系
のガスを用いてＲＩＫで垂直にエツチングし溝３を形成
する。（第２図（ａ）参照）（２） 次に、フィール
ド反転防止用のフィールドポロン（Ｂ）イオン注入７を
行ない、熱処理だよりフィールド反転防止層５を形成す
る。（第２図（ｂ）参照）（６）その後、全面に化学気
相成長（ＣｙＤ％によりＢｉＯ２膜８を前記溝３の深さ
より０．２μｍ程度厚く堆積する。さらに、前記Ｓｉ
０２膜８上とレジスト膜９を塗布し、表面を平坦化する
。（第２図（ｃ）参照）（４） 前工程で形成され九
レジスト膜９とＳ？： ０２膜７とのエツチング速度が
等しい条件でＲＩＫにより、前記表面をエッチバックし
て、前記溝３にＢｉ ０２膜７を残しｔまま素子個域の
半導体基板を露出する。（第２図（ぬ参照） 〔発明ｈ′−−しようとする問題点及び目的〕しかしな
りＺら、前述の従来技術では、前述の問題点は除去でき
比が、前記のような溝堀り構造の之めに、前記溝側壁部
５ａにはフィールド反転防止層を形成することが困難で
ある。このため、そこに形成され＆ＭＯＳトランジスタ
のチャネル幅方向両端部において、前記構造に起因し九
電界集中が起こり、前記両端部での反転電圧が低下する
。
したがって、第３図に示すようにトラジジスタのサブス
レッショルド特性にハング（ｈｗｍｐ ） Ｉ Ｑが発
生してしまう。さらに、エッチバックの際のＲＩＫのイ
オン衝撃による照射損傷の素子領域への悪影響が問題と
なってい次。
レッショルド特性にハング（ｈｗｍｐ ） Ｉ Ｑが発
生してしまう。さらに、エッチバックの際のＲＩＫのイ
オン衝撃による照射損傷の素子領域への悪影響が問題と
なってい次。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、前記溝側壁部６αに容易にフィ
ールド反転防止層を形成ならしめ、そこに形成される微
細トランジスタの特性を劣化させることなく、高い素子
間絶縁分離能力とＲＩＫのイオン衝撃による照射損傷の
ない平坦な表面を有し之半導体装置の製造方法を提供す
るところにある。
の目的とするところは、前記溝側壁部６αに容易にフィ
ールド反転防止層を形成ならしめ、そこに形成される微
細トランジスタの特性を劣化させることなく、高い素子
間絶縁分離能力とＲＩＫのイオン衝撃による照射損傷の
ない平坦な表面を有し之半導体装置の製造方法を提供す
るところにある。
本発明の半導体装置の製造方法は、半導体基板上に第１
の絶縁膜を形成する工程と、選択的に前記第１の絶縁膜
と前記半導体基板とを除去し前記半導体基板内部ＶＣ＃
ｌＩを形成する工程と、全面に第２の絶縁膜を形成する
工程と、熱処理により前記第２の絶縁膜から前記半導体
基板に不純物を拡散し、フィールド反転防止層を形成す
る工程と含み、しかる後に前記第１及び第２の絶縁膜の
一部を除去し、半導体基板表面を露出する工程とを有す
ることを特徴とする。この場合、前記第２の絶縁膜は前
記半導体基板の不純物と同一導電型の不純物を含有する
シリカフィルム膜であり、前記第１及び第２の絶縁膜の
一部を除去する工程が、反応性イオンエツチング（ＲＩ
Ｋ ） ト／（ラフアート沸酸（Ｂｕｆｆｅｒｅｄ Ｈ
Ｆ ）液によるウェットエツチングから成ることが好ま
しい。
の絶縁膜を形成する工程と、選択的に前記第１の絶縁膜
と前記半導体基板とを除去し前記半導体基板内部ＶＣ＃
ｌＩを形成する工程と、全面に第２の絶縁膜を形成する
工程と、熱処理により前記第２の絶縁膜から前記半導体
基板に不純物を拡散し、フィールド反転防止層を形成す
る工程と含み、しかる後に前記第１及び第２の絶縁膜の
一部を除去し、半導体基板表面を露出する工程とを有す
ることを特徴とする。この場合、前記第２の絶縁膜は前
記半導体基板の不純物と同一導電型の不純物を含有する
シリカフィルム膜であり、前記第１及び第２の絶縁膜の
一部を除去する工程が、反応性イオンエツチング（ＲＩ
Ｋ ） ト／（ラフアート沸酸（Ｂｕｆｆｅｒｅｄ Ｈ
Ｆ ）液によるウェットエツチングから成ることが好ま
しい。
以下図面を参照し本発明の詳細について説明する。第１
図は本発明の一実施例の工程別断面図である。本発明は
次の工程により実施される。ここで、半導体基板はＰ型
であるとする。
図は本発明の一実施例の工程別断面図である。本発明は
次の工程により実施される。ここで、半導体基板はＰ型
であるとする。
（１）半導体基板１上にシリコン酸化膜＜Ｅｉｏｔ膜２
を形成後、Ｒ工Ｆｉ技術を用いて素子領域上以外の前記
ｓｉ ０２膜２を選択的にエツチングする。さらに、前
記Ｆ３ｉ ０２膜２をマスクとして半導体等板１を塩素
（ＣＺ）系のガスを用いてＲよりで垂直にエツチングし
、３〜５μｍの溝３を形成する。（ｔＪｃＩ図（ロ））
参照） （２） 次だ、塗布法によりポロン（Ｂｌを含んだシ
リカフィルム膜４を形成する。この場合、ポロン濃度と
しては、２０モルチ程度のものカー好ましい。
を形成後、Ｒ工Ｆｉ技術を用いて素子領域上以外の前記
ｓｉ ０２膜２を選択的にエツチングする。さらに、前
記Ｆ３ｉ ０２膜２をマスクとして半導体等板１を塩素
（ＣＺ）系のガスを用いてＲよりで垂直にエツチングし
、３〜５μｍの溝３を形成する。（ｔＪｃＩ図（ロ））
参照） （２） 次だ、塗布法によりポロン（Ｂｌを含んだシ
リカフィルム膜４を形成する。この場合、ポロン濃度と
しては、２０モルチ程度のものカー好ましい。
形成には例えば、シリコン化合物のオルガノシラノール
Ｒｎ Ｓｉ （ＯＨ）４−７Ｌと添加物のポロン化合物
とエタノールを主溶剤とし九有機系溶液を、前記基板の
全面にスピナーにより２０００〜６０００ ｒｐｍで塗
布後、３００’Ｃ，１時間程度のベークをする。この場
合、シリカフィルム膜４け段差部に厚く、平坦部に薄く
形成されるので、第１図の）に示すように溝３け埋めら
れ、基板表面は平坦化される。
Ｒｎ Ｓｉ （ＯＨ）４−７Ｌと添加物のポロン化合物
とエタノールを主溶剤とし九有機系溶液を、前記基板の
全面にスピナーにより２０００〜６０００ ｒｐｍで塗
布後、３００’Ｃ，１時間程度のベークをする。この場
合、シリカフィルム膜４け段差部に厚く、平坦部に薄く
形成されるので、第１図の）に示すように溝３け埋めら
れ、基板表面は平坦化される。
さらに、窒素雰囲気中において１０００℃、３０分間程
度の熱処理を行ない、前記シリカフィルム膜４からポロ
ンを拡散し、溝側壁部３α及び溝底部３ｂにフィールド
反転防止層５を形成する。（第１図（ｂ）参照） （５） 前工程で形成されたシリカフィルム膜４とＳ
ｉ ｏ、膜２とのエツチング速度が等しくなる条件でＲ
ＩＢにより繭記衰面をエッチバ・Ｉりする。但しこの場
合、前記エツチングけｆａ１図（Ｃ）に示すように途中
で止め、残りはバッファード沸酸（ＢｌＬｆｆｔｔ−ｒ
ｅｄＨＦ）液によるウェットエツチングで行なう。
度の熱処理を行ない、前記シリカフィルム膜４からポロ
ンを拡散し、溝側壁部３α及び溝底部３ｂにフィールド
反転防止層５を形成する。（第１図（ｂ）参照） （５） 前工程で形成されたシリカフィルム膜４とＳ
ｉ ｏ、膜２とのエツチング速度が等しくなる条件でＲ
ＩＢにより繭記衰面をエッチバ・Ｉりする。但しこの場
合、前記エツチングけｆａ１図（Ｃ）に示すように途中
で止め、残りはバッファード沸酸（ＢｌＬｆｆｔｔ−ｒ
ｅｄＨＦ）液によるウェットエツチングで行なう。
（第１図（ω参照）
以上により本発明による半導体装置ｂ；得られる。
上記実施例に示したように、本発明によれば、半導体基
板に溝を形成し友後、ｍ布法によりフィールド反転防止
用の不純物を含有するシリカフィルム膜を形成すること
により溝を埋め、熱処理により前記シリカフィルム膜か
ら半導体基板へ不純物を拡散させ、溝側壁部及び溝底部
にフィールド反転防止層を形成することｈｔ可能となる
。さらに、ＲＩＢけシリカフィルム膜及びＳｉ Ｏｘ膜
の途中で止め、残りはバッファード沸酸（Ｂｕｆｆｔｔ
ｒｅｄ ＨＦ ）液によるウェットエツチングで行なっ
ているため、ＲＩＢのイオン衝撃による照射損傷の素子
領域への悪影響は防止される。
板に溝を形成し友後、ｍ布法によりフィールド反転防止
用の不純物を含有するシリカフィルム膜を形成すること
により溝を埋め、熱処理により前記シリカフィルム膜か
ら半導体基板へ不純物を拡散させ、溝側壁部及び溝底部
にフィールド反転防止層を形成することｈｔ可能となる
。さらに、ＲＩＢけシリカフィルム膜及びＳｉ Ｏｘ膜
の途中で止め、残りはバッファード沸酸（Ｂｕｆｆｔｔ
ｒｅｄ ＨＦ ）液によるウェットエツチングで行なっ
ているため、ＲＩＢのイオン衝撃による照射損傷の素子
領域への悪影響は防止される。
なお、上記一実施例においては、熱処理として１０００
℃、３０分間程度を行なったｈ；、これはハロゲンラン
プアニール尤よる１０００°Ｃ〜１２００℃、５〜２０
秒程度の高温短時間熱処理でも問題はない。
℃、３０分間程度を行なったｈ；、これはハロゲンラン
プアニール尤よる１０００°Ｃ〜１２００℃、５〜２０
秒程度の高温短時間熱処理でも問題はない。
以上述べたように本発明の半導体装置の製造方法によれ
ば、前記溝側壁部に容易にフィールド反転防止層を形成
することができる几め、そこに形成される微細トランジ
スタのチャネル幅両端部での反転電圧を高くすることが
可能となり、前記トランジスタのサブスレッショルド特
性の７１ンブを除去でき、さらにＲＩＢのイオン衝撃に
よる照射損傷の素子領域への悪影響のない表面平坦化技
術を用いているｔめ、高い素子間絶縁分離能力と前記照
射損傷のない平坦な表面を有し九半導体装置を実現でき
るという効果を有する。
ば、前記溝側壁部に容易にフィールド反転防止層を形成
することができる几め、そこに形成される微細トランジ
スタのチャネル幅両端部での反転電圧を高くすることが
可能となり、前記トランジスタのサブスレッショルド特
性の７１ンブを除去でき、さらにＲＩＢのイオン衝撃に
よる照射損傷の素子領域への悪影響のない表面平坦化技
術を用いているｔめ、高い素子間絶縁分離能力と前記照
射損傷のない平坦な表面を有し九半導体装置を実現でき
るという効果を有する。
なお、本発明は実施例のようにＰ型半導体基板の半導体
装置に限定されることなく、Ｎ型半導体基板内にＰ型の
ウェル（Ｗｇｌｊ）を有し九半導体装置に適用できるこ
とは言うまでもない。
装置に限定されることなく、Ｎ型半導体基板内にＰ型の
ウェル（Ｗｇｌｊ）を有し九半導体装置に適用できるこ
とは言うまでもない。
第１図れ）〜Ｕ）は本発明の一実施例による半導体装置
の製造方法を示す工程別断面図、第２図Ｃａ）〜顧は従
来法による半導体装置の製造方法を示す工程別断面図、
第３図は従来例を説明する次めのトランジスタのサブス
レッシ薔ルド特性図である。 １・・・・・・半導体基板 ２・・・・・・絶縁膜 ５・・・・・・半導体基板内部の溝 ５ａ・・・・・・溝側壁部 ５ｂ・・・・・・溝底部 ４・・・・・・シリカフィルム膜 ５・・・・・・フィールド反転防止層 ６ ・・・・・・ Ｒ工に 以 上
の製造方法を示す工程別断面図、第２図Ｃａ）〜顧は従
来法による半導体装置の製造方法を示す工程別断面図、
第３図は従来例を説明する次めのトランジスタのサブス
レッシ薔ルド特性図である。 １・・・・・・半導体基板 ２・・・・・・絶縁膜 ５・・・・・・半導体基板内部の溝 ５ａ・・・・・・溝側壁部 ５ｂ・・・・・・溝底部 ４・・・・・・シリカフィルム膜 ５・・・・・・フィールド反転防止層 ６ ・・・・・・ Ｒ工に 以 上
Claims (3)
- （１）半導体基板上に第１の絶縁膜を形成する工程と、
選択的に前記第１の絶縁膜と前記半導体基板とを除去し
前記半導体基板内部に溝を形成する工程と、全面に第２
の絶縁膜を形成する工程と、熱処理により前記第２の絶
縁膜から前記半導体基板に不純物を拡散し、フィールド
反転防止層を形成する工程とを含み、しかる後に前記第
１及び第２の絶縁膜の一部を除去し、前記半導体基板表
面を露出する工程とを有することを特徴とする半導体装
置の製造方法。 - （２）前記第２の絶縁膜が、前記半導体基板の不純物と
同一導電型の不純物を含有するシリカフィルム膜である
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 - （３）前記第１及び第２の絶縁膜の一部を除去する工程
が、反応性イオンエッチング（ＲＩＥ）とバッファード
沸酸（ＢｕｆｆｅｒｅｄＨＦ）液によるウェットエッチ
ングから成ることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17480685A JPS6235533A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17480685A JPS6235533A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235533A true JPS6235533A (ja) | 1987-02-16 |
Family
ID=15984987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17480685A Pending JPS6235533A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010038755A (ko) * | 1999-10-27 | 2001-05-15 | 박종섭 | 반도체소자의 제조방법 |
-
1985
- 1985-08-08 JP JP17480685A patent/JPS6235533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010038755A (ko) * | 1999-10-27 | 2001-05-15 | 박종섭 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1012718A (ja) | トレンチ素子分離方法 | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JPH03245553A (ja) | 素子分離領域の形成方法 | |
| JPS6038874A (ja) | 半導体装置の製造方法 | |
| JP4593521B2 (ja) | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 | |
| CA2015891C (en) | Method for forming variable width isolation structures | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JPH1012716A (ja) | 半導体装置の製造方法 | |
| JP3439387B2 (ja) | 半導体装置の製造方法 | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| JP3283047B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPS6235533A (ja) | 半導体装置の製造方法 | |
| JP2000022153A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JPH11145274A (ja) | 半導体装置およびその製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001035855A (ja) | 半導体装置の製造方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| JPS622554A (ja) | 半導体装置の製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JPH0373139B2 (ja) |