JPS6235905A - 機器の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は機器の制御装置に関し、特に高速マイクロコー
ドプロセッサのデジタル処理によってアナログ動作コン
ポーネントの集中制御を行う機器の制御装置に関する。

［従来の技術］ 近年、ＯＡを初めとするＦＡ　、ＬＡ等全ての産業分野
におけるエレクトロニクス化の進展は目ざましい。それ
はエレクトロニクスとメカニズムの融合を上手に行った
成果と言って良い。言うまでもなくその基盤は半導体集
積技術の著しい進展と□コンピュータ技術の相乗効果に
依存する所が大きい。大量に物を安く普及させるには何
と言ってもシステ云のＬＳＩ化によるのが有利だからで
ある。しかしながら、メカニズム、特にアナログ動作コ
ンポーネントとデジタル制御エレクトロニクスとの接点
部分には未だ無駄なところ、が多い。即ち、現状ではデ
ジタル制御エレクトロニクスのほとんどかアナログ動作
コンポーネントに対していわゆるＯ　Ｎ１０　Ｆ　Ｆ制
御をするに留るため、アナログ動作コンポーネント中に
は未だ独自の複雑な制御系が存在し、この接点部分では
デジタル制御エレクトロニクスの機能が十分に発揮され
ているとは言えない。従って、ユーザはこの接点部分に
余計なコストを負担していると考えられる。

現状のこの様なデジタル制御エレクトロニクスはマイク
ロコンピュータ、又はマイクロコントローラ（メモリ、
Ｉｌｏを含んだ１チツプマイクロコンピユータ）による
所が多い。従来、このようなアナログ動作コンポーネン
トを制御する目的でＡ／Ｄコンバータを１チツプＣＰＵ
内にオンチップしたものがある。また、従来のコントロ
ーラ中にはＣＰＵ、メモリの他にカウンタ／タイマ、Ａ
／Ｄコントローラ、ＰＷＭ出力、表示テ／曳イス用イン
タフェース（例えばＬＣＤインタフェースドライバ）を
内蔵したものが発表されている。しかしながら、これら
のものは従来よりある構成の単なる便宜的結合（ＬＳ　
Ｉ化）にすぎず、処理速度及び制御の複雑性の問題から
して現実には多くの動作コンポーネントがなおその中に
独自の専用制御部を含むものであるから、−Ｌ述したよ
うな、特にアナログ動作コンポーネントとデジタル制御
エレクトロニクスとの接点部分に存在する無駄を効果的
に排除し得るものではない。従って、アナログ動作コン
ポーネントを含む機器はそれだけコスト高になっている
と言える。

さて、このような問題を含む機器を複写装置を例にとっ
て以下に詳説する。ここで、第９図から第１４図は従来
例の説明に係り、第９図は従来の比較的小型な複写機の
構成を示す断面図である。

かかる装置においても一般に以下に述べるような複雑な
制御が存在する。図において、まずユーザはコピーしよ
うとする原稿を原稿台ｌにセットする。次にコピ一枚数
、コピー濃度のセットをし、この場合に、濃度パターン
を自動的に検知して適正な濃度にするか又は好みに応じ
てマニュアルセットするかをキースイッチにより選択す
る。機械がコピー可能状態（例えば足前部のヒータ一温
度が所足温度であり、かつ各機構部が所足のホームポジ
ションにポジショニングされ、用紙、トナー等の複写に
必要なサプライが用意されている状態）であればオペレ
ータはコピースタートキーをＯＮする。するとハロゲン
ランプ２（宵光ランプ）が点灯し、併せて帯電コロナ３
が付勢ごれ、コロナ放電を開始して感光体トラム４の表
面に表面電位が発生する。次に原稿台ｌが動いて画像の
感光体４上への結像が開始する。この場合、原稿像は短
焦点レンズ５（ファイバーレンズ）を通して感光体４上
に結像される。感光体４上の結像（この時まだ潜像と称
して目に見えない）は、次にイレースランプ６により不
要な領域に光をあてられ、除電される。これは感光体４
を一様に疲労ぎせる目的と、画像の１部を削除する等の
編集の目的で行われる。従って、イレースランプ６とし
ては、その長手方向について発光長が変わるように構成
されたＬＥＤアレイとか、ＥＬ上セグメント液晶シャッ
タアレー等が使用される。イレーズされた残りの潜像は
現像器７でトナーを付着して顕像化される。即ち、電位
ののっている領域にトナーが付着して像形成される。

一方、給紙カセット８より所定のタイミングで給紙され
た用紙１０はレジストローラ９の所で停止１−シて待機
している。このとき、レジストローラ９はドラム４１−
に顕像化された像の先端と用紙１０の先端が一致するよ
うに用紙ｌＯを給送する。

次にトラム４１−の像は用紙１０に転写される。その際
、ｉ・ナーが用紙１０によく乗るようにするため、用紙
１０の裏より転写コロナ１１が付勢される。帯電コロナ
３が約５．８ＫＶとすると転写コロナ１１はそれよりや
や高めの電位で付勢される。次に紙除電ランプ１２が点
灯して、ドラム４の面一［二より用紙１０が容易に剥離
するように用紙１０にのっている静電気を除電する。像
が転写された用紙１０は搬送ベルト１３により搬送され
る。その際、搬送ベル）１３の裏面よりバキュームモー
タ１４によって負圧がかけられ、用紙１０が搬送ベルト
１３に密着される。次に、用紙ｌＯは定着部１５に運ば
れ、ヒータによって熱と圧力を加えられる。これにより
像は用紙１０に融着され、排紙ストッカー１６に搬送さ
れる。

一方、転写の関わった感光体４はクリーニング部１７で
残存トナーを回収され、クリーニングされる。次に除電
ランプ１８を照射して感光体４の残留電位を除去し、新
たに帯電コロナ３の放電をうけて表面電位の発生を行う
。こうして、複写装置はセットされたコピ一枚数の動作
を繰り返し行う。

更に、この複写装置では短焦点レンズ５の横に小型の短
焦点レンズ１９（光ガイド）をおいて、イメージセンサ
２０（フォトタイオードアレー）に原稿を検知させてい
る。原稿の編集、原稿の自動濃度認識を行うためである
。原稿の編集は、例えばイメージセンサ２０により読み
取った像を先に述べたイレースランプ６によって不要な
部分の画像を除去することにより行う。また、この複写
装置ではコストを安くするために１個のＡＣ千−タ２１
によって、図示せぬクラッチ、ソレノイドを使用して、
トラム４、搬送ベルト１３、給紙ローラ２２、レジスト
ローラ９、排紙ローラ２３の回転、及び原稿台１の移動
を行っている。

第１０図はに述した複写装置の制御回路図である。図に
おいて、Ｕｘはｌチップマイクロコントローラ、Ｕ２及
びＵ３はＵｌのＩ１０拡張ユニットである。コントロー
ラＵ１の主な仕事は、複写用紙１０の給紙、搬送、定着
制御、更にモータ２１の回転、及びランプレギュレータ
、高圧電源、クラッチ、ソレノイド等の付勢／消勢制御
、それに図示し゛ないが、操作／表示のためのキースキ
ャンコントロール、表示部の液晶コントロール等の制御
全体に及ぶ。また、コントローラＵ１は原稿濃度パター
ン検知による原稿サイズ検知とＡＥ（自動露光）用のセ
ンサ（ＦＤ）、感光体４の表面電位センサ（ＳＥ）、温
度コントロールセンサ（ＮＴＣ）、それにノイズレベル
の高い信号入力として１チヤンネルの、合計４チヤンネ
ルのＡ／Ｄコンバータを使用している。このようなコン
トローラにはＡ／Ｄコン八−へ内蔵形の１チツプマイク
ロプロセッサを使用する例が多い。複写装置のタイミン
グ制御はドラム駆動モータ２１の回転によって発生する
エンコーダパルスをカウントしてタイミングを進めて行
くため、端子Ｔｕのイベントカウンタにこのドラムクロ
ックパルスを入力する。また、端子ＴｏにはＡＣ入力の
ゼロクロス検用ハルスを入力し、タイマ用のカウントパ
ルスとして、及び温度、露光ランプコントロールにおけ
るＡＣ電源のセロクロストリガ用に利用される。その他
、コントローラＵ１の入…カボートに接続したＩ１０拡
張チップＵ２．Ｕ３には各種センサ、及び機構部制御用
のソレノイド、クラッチドライ／へ等を接続してこれら
の付勢／消勢を行う。かかる構成により、コントローラ
Ｕ１は給紙、帯電、露光、現像、転写、搬送、定着、排
紙、それに感光体４のクリーニングによって１サイクル
のコピープロセスを完了する。併せて、コントローラＵ
１は異常状態の検知及び処理を行う。即ち、重異常とし
て定着温度の異常上昇、露光ランプの異常点灯、紙詰ま
りを検１４１　Ｌ、てコピープロセスを直ちに中断させ
、また重異常として紙ナシ、トナーなしのサプライの不
足等、それにドアー、フタ等の開放を検出してオペレー
タに知らせる。尚１通常はコピー動作前に異常の有無を
判断してからスタートする。

さて、かかる複写装置にはいくつかの重要なアナログ動
作コンポーネントが含まれる。例えば、ハロゲンランプ
２を安定発光制御するランブレキュレータ、感光体４上
にコロナ放電を発生させて表面電位を作る高圧発生装置
、それに機構部駆動用の低電圧電源装置（２４ＶＤＣ）
等がある。しかしながら、従来のハロゲンランプユニッ
トや各種電源装置のようないわゆるアナログ動作コンポ
ーネントについては夫々が独立したユニットになってお
り、コントローラＵ１はこれらアナログ動作コンポーネ
ントに対し単にＯＮ１０　Ｆ　Ｆ指令を行うのみである
。

第１１図はコントローラＵｌ　　（及びＵ２．Ｕ３）と
各種アナログ動作コンポーネントとの接続を示すブロッ
ク構成図である。ランプレギュレータ２５は光源である
ハロゲンランプ２の電源変動によるチラッキを防止する
装置であり、例えば商用源がＡＣｌｏｏＶの場合はＡＣ
３０Ｖで動作する様に設計されている。外部電圧がＡＣ
３０−１２０Ｖの間で変動してもランプ両端に印加され
る電圧は常に８０Ｖ−・足となる様にするためである。

第１２図（ａ）はＡＣ入力電圧変動をトチイアツク制御
角Ｏで補う動作原理を示した図であり、第１２図（ｂ）
はその原理を応用したランプレギュレータのブロック構
成図である。ここでは、ハロゲンランプ２をトライアッ
クで点灯の位相制御をすることにより、その両端に印加
されるＡＣ電圧の変動に関係なく、その実効値を一足に
してぃる。即ち、トリガー素子によりパルストランスＴ
を介してトライアックＴＲを同図（ａ）のように位相制
御するわけであるが、同時にフォトカプラー又はサイリ
スタからなるスイッチング素子を使用してブリッジ回路
ＢＲで余波整流したＡＣ入力をパルストランスＴのａ、
ｂ端子出力でスイッチし、ハロゲンランプ２に印加する
電圧波形と相似の波形を発生させ、これをＣＲ積分回路
にて構成される疑似実効値発生回路に入力して疑似実効
値を発生させ、差動増巾器ＡＭＰに入力する。差動増巾
器ＡＭＰは疑似実効値を所定の基準値と比較し、その出
力にＡＣ入力のゼロクロスパルスを起点に生成される台
形波を加算し、その値がトリガー素子により位相制御量
に変換され、トライアックＴＲがトリガされる。ここに
おいて、コントローラＵ１が行う仕事はトリガー素子を
介してうＪ ンプレギュレータ２５をＯＮ１０　Ｆ　Ｆ制御するのみ
である。

第１３図は高圧発生装置を示すブロック構成図である。

ここではＤＣ２４Ｖをパワー人力とし、ＰＷＭ　（パ）
Ｌｉ　スミｌ変調）信号を伊えてＤｃ２４Ｖパワーのス
イッチングを行い、高周波トランスを介して高圧を発生
し、高圧の２次側で整流を行う。各高圧出力は帯電コロ
ナ３及び転写コロナ１１を介してコロナ放電を起すから
、その放電電流を一定（定電流電源）とするために、筺
体アースにおける電流をＰＷＭ発生回路にフィードバッ
クする。パワースイッチング素子におけるスイッチング
速度は約３２Ｋ）１２であり、高周波トランスの共通の
一次側に対しその２次側を２つにして帯電コロナ３用に
約６ＫＶ、転写コロナ１１用に約６．２ＫＶを発生する
。また、異常電圧の発生、負荷ショート、過大電流の保
護は高圧発生装置内の保護回路により直接処理される。

ここにおいて、コントローラＵ１が行う仕事はパワース
イッチング素子を介して高圧発生装置２６をＯＮ１０Ｆ
Ｆ制御するのみである。

第１４図は低電圧ＤＣ電源回路であるスイッチングレギ
ュレータのブロック構成図である。この方式はチョッパ
ーの出力を時比率で制御するものであり、ＡＣｌｏｏＶ
の整流平滑入力をチョッパーし、これを高周波トランス
の１次、２次の巻数比によって所望の電圧に降圧した後
、再び整流、平滑して安躍化ＤＣ２４Ｖ出力を得る。出
力安定化の原理はパルス巾変調方式であり、チョッパー
周波数を高めるとトランスが小型化できる。

この電源は少なくともコントローラＵ１の制御とは関係
なく動作する。電源がＯＮされるとただちに出力が得ら
れる。しかしコントローラＵ１が動き出す前にこれらの
電源か立］−ると不都合な問題（例えばコントローラＵ
１がイニシャライズされないとそのＩ１０ポートライン
は全てハイインピータンスになり負荷が付勢されてしま
う）が出るので、パワー等をリレーの接点で遮断する場
合もある。しかし、ＤＣ２４Ｖラインが機構部ソレノイ
ド等に給電するのみの場合は、電力節約の観点からコン
トローラＵ、による制御が期待される。しかし、その場
合も従来コントローラＵｌが行う仕事はチョッパー回路
を介してスイッチングレギュレータ２８をＯＮ１０　Ｆ
　Ｆ制御するのみである。

以−に、従来例について、主にアナログ動作コンポーネ
ントについてコントローラＵｌの果していた役割を述べ
た。これらのアナログ動作コンポ−ネントはいづれも独
立して動作する地位に置かれ、コントローラＵ１はこれ
らに対し単に０Ｎ１０ＦＦ制御信号を出すのみである。

異常状態の検知は、必要なら、これらのアナログ動作コ
ンポーネント中で作った回路によってコントローラＵ１
の入力ポートにＨＩＧＨ又はＬＯＷレベルの信号を出力
し、コントローラＵ１はこれらの入力ポートをセンスし
てエラーを判定する。

このようにして、従来装置の欠点は、かかるアナログ動
作コンポーネントの全ての制御をそのコンポーネント自
体の内部制御に頼っているために生じる。即ち、コント
ローラＵ１がその制御に密接に関係しないために異常応
答の検出が遅くなること、しかもコンポーネントの全て
の制御をコンポーネント自体の内部制御に頼っているた
めそれだけ余計な部品が必要になること、等である。近
年、どのような機器も小型かつ軽量化が求められている
ところであるが、この様な要求を満たすためには、例え
アナログ動作コンポーネントといえども、もはや完全に
独立した存在ではあり得ない。しかしながら、このよう
なアナログ動作コンポーネントの制御に密接に関係する
ためのコントローラは、従来あるものは全てテイジタル
処理を目的とした汎用のマイクロプロセッサであり、か
かる要求を満たすために従来のマイクロプロセッサで制
御システムを組むと、それ専用のマイコンと高速のＡ／
Ｄコン八−へ、それに専用のティスクリード■Ｃが必要
になり、先に述べた独立のアナログ動作コンポーネント
よりも数倍高価なシステムになってしまう。

［目的］ 本発明の目的は、特にアナログ動作コンポーネントとデ
ジタル制御エレクトロニクスとの接点部分にある無駄を
極力排除し、デジタル制御エレクトロニクスによる制御
をより密接かつ合理的なものとすることにより、メカニ
ズム、特にアナログ動作コンポーネントとデジタル制御
との一体化、融合化をより強固なものにした機器の制御
装置を提供することにある。

本発明の他の目的は、機器についての可能な限りの制御
を合理的かつ融通性に富むデジタル制御の下に置くこと
であって、制御及び制御情報の集中化を図り、かつ制御
方式の統一化を図り、併せて各動作コンポーネントの簡
略化を図れる機器の制御装置を提供することにある。

［実施例］ 以下、添付図面に従い本発明の実施例を詳細に説明する
。第１図から第８図は本発明の実施例の説明に係り、第
１図は実施例の複写機の制御装置３０のブロック構成図
である。図において、３．１はデジタル信号の入力ポー
ト、３２はアナログ信号の入力ポートであり、８木のア
ナログ人力チャネルＡＤＯ〜ＡＤ７を高速スキャンする
スキャナと、Ａ／Ｄコンバータと、インタフェースを含
む。３３はデジタル信号の出力ポート、３４はパルス巾
変調信号ＦＷＭＯ、ＰＷＭＩ　、・・・の出力ポート、
３５は第２図及び第８図の実施例の主制御プログラムを
格納しているＲＯＭ及び制御に必要な情報を蓄えるＲＡ
Ｍｅ備える主メモリ、３６は例えばバイトに換算して数
百バイト分に相当するマイクロ命令を１〜２μｓｅＣで
実行するマクロコードプロセッサ、３７は通常の汎用マ
イクロプロセッサの３〜４倍以」−の処理速度を有する
主プロセッサ、３８は複写機の機構部制御についてのコ
ントロール機能を備えるＩ１０コントローラ、３９は外
部とデータ通信を行う通信装置（例えばｇ−ＬＡＮ）で
ある。

主プロセッサ３７には外部割込チャンネルＩＮＴＯ、ｌ
ＮＴｌ　、・・・がある。主プロセッサは約数百ｎ５ｅ
ｃ／インストラクシヨンで動作する。更に、複数のレジ
スタからなるレジスタパンクを有し、入出力Ｉ１０ポー
トに対しビット単位でアクセスできる。更に、主プロセ
ッサ３７は１６ビツトのタイマ／カウンタを１６チヤン
ネル分有し、即ち、タイマアレーを有し、ゼロクロスポ
イント検１１１に伴なうタイマ処理を効果的に行える。

アナログ入カポ−Ｉ・３２のアナログＩＮは８チヤンネ
ルであり、主プロセッサから送られるスキャナ制御テー
タによってスキャンプライオリティを変更できる。例え
ば、チャンネルＯ〜７のアナログＩＮをチャンネルＯ〜
７まで順番にスキャン入力する場合と、チャンネル０〜
４までのみを順番にスキャン入力する場合と、又はチャ
ンネル４〜７までのみを順番にスキャン入力する場合と
いうように変更できる。アナログ入力ポート３２のイン
タフェース内には夫々のアナログＩＮチャンネルに対応
するテーク格納ＲＡＭがあり、予めセットした基準値と
の間の大小判別をプロセッサ３６．３７の介在なしに行
う事ができる。こうして、大小判別の結果がある範囲を
逸脱した場合にはプロセッサ３７に内部割込がかかる。

従って、ある外部アナログ量をサンプリング検知する場
合は、閾値を越える変化があった時のみプロセッサ３７
に内部割込かかかるようにできるから、プロセッサ３７
は割込時の入力テーク及び割込チャンネルをチェックし
、該チェック結果に従って特定のマクロ命令をマクロコ
ードプロセッサ３６にグーえ、該入力テークについて被
制御量を目標値に保つような制御量を高速演算させ、演
算結果を例えばＰＷＭｍ力ボートに出力する。これら一
連のフィードバック制御、即ち「被制御量のＡ／Ｄ変換
割込入力→主プロセッサ３７による割込チェック→マク
ロコードプロセッサ３６による演算→ＰＷＭ出力ボート
３４からの制御量の出力」は、はぼ２ｇ５ｅｃ以内で行
える。従って、例えばアナログ被制御量をハロゲンラン
プの光量、足前ローラの温度、ドラム回転モータの速度
、高／低圧電源出力の安定化とした場合でも、夫々に適
したマクロ命令を定義し、対応するマイクロインストラ
クションセットをマクロコードプロセッサ３６内に容易
することによって各１マクロ命令でこれらの制御情報が
得られ、結局、数十ｇｓｅｃ以内には全ての動作コンポ
ーネントの制御サービスを行うことができる。これは、
上述した各動作コンポーネントにとって十分な応答時間
である。

このようにして、複数のアナログ動作コンポーネントの
制御を集中化して行う本発明の構成は、各アナログ動作
コンポーネント中の制御回路を一つのハードウェア（マ
クロコードプロセッサ３６）で置き変える効果を奏する
ものであることはもとより、更に重要な意味を持ってい
る。一つは、重要な複数のアナログ動作コンポーネント
ノ被制御量がプロセッサ３６．３７に集中化することで
ある。これにより、例えば主プロセッサ３７は複数のア
ナログ動作コンポーネント間の各動作醗を関係付けて知
ることができる。このことは、実施例のような複写装置
において特に有用である。例えば、主プロセッサ３７は
他のアナログ動作コンポーネントの制御が全て１當であ
ることを知ると同時に高圧発生装置の制御のみが不調で
あることを容易に知れる。従って、主プロセッサ３７は
致命的なものとなる前に画質の劣化の原因を適確に、か
つ十分早い時期に知ることができ、必要ならオペレータ
に警告を発することも可能である。またもう一つは、重
要な複数のアナログ動作コンポーネントの被制御量がプ
ロセッサ３６，３７に集中化するのみならず、それに対
する制御量を能動的に変化させることが可能なことであ
る。

このことも、実施例のような複写装置において特に有用
である。例えば、前述した如き画質の劣化の原因を適確
につかんだ場合でも、もし可能なら、主プロセッサ３７
は他のアナログ動作コンポーネントの制御量を変えるこ
とにより、画質の劣化を補うような制御を容易に行い得
るからである。そして、かかる制御量を変える制御は、
例えば主プロセッサ３７かマクロコードプロセッサ３６
に対してＡ／Ｄ変換出力データを与える前に、該テーク
に適当なオフセットを与えることで可能である。

Ｉ　／　Ｏ：Ｉ　ン）　ｏ−ラ３８はパルスモータ用ノ
パルス発生装置、サーボモータ用のＰＬＬ、高速ＰＷＭ
（約８ビツト分解能で４０ＫＨ２）、外部クロックの入
力ポート（サーボモータのエンコータ入力）、ワンショ
ットパルスジェネレータ、フリーランタイマ等、アナロ
グ量を主体にしたメカトロニクスの制御機能を包含して
いる。

通信装置３９はμ−ＬＡＮ　（マイクロラン）と称し、
世界的に標準化されたプロトコルの通信方式が備えられ
ており、６４ＫＢＰＳの通信が可能であり、ＩＮＳの端
末として本コントローラが使用〒きる様になっている。

以上説明した様な構成を有する実施例の制御装置３０を
用いて、複写装置のアナログ制御、特に電源（高圧、低
圧発生装置）と露光ランプのコントロールについて述べ
る。第２図は主プロセッサ３７が実行する主制御のフロ
ーチャートである。

この場合に、複写装置への電源投入により制御装置３０
にはＤＣ電圧Ｖｃｃが印加される。ステップＳｌではＡ
Ｃ入力電源の周波数をチェックする。これは、第１０図
と同様にして制御装置３０に入力するゼロクロスパルス
の間隔なカウンタで計数するが、所足時間内（例えば１
００＃Ｌｓｅｃの間隔を設けて５０Ｈ２の場合は１０個
のパルスが入力し、６０Ｈ２の場合は１２個のパルスが
入力する）のパルスを計数して電源周波数を判定する。

ステップＳ２ではＡＣ入力電圧をチェックする。入力電
圧の変動をチェックするためである。

これは入力電圧をトランスで降圧するか、もしくは抵抗
分割して制御装置３０内のＡ／Ｄコンバータに入力して
、これについてマイクロコードプロセッサ３６が近似式
を演算して入力電圧の実効値の変動が判定される。ステ
ップＳ３では低圧電源（ＤＣ２４Ｖ、又は他の使用する
ＤＣ電源）のＯＮ指令及びＯＮタイミンクを計り、条件
を満足すればステップＳ４で低圧電源を制御装置３０の
ＰＷＭｍ力によって発生する。これについては後に詳し
く述べる。ステップＳ５では高圧電源のＯＮ指令及びＯ
Ｎタイミングを計り、条件を満足すればステップＳ６で
高圧電源を発生１１力する。これについても後述する。

ステップＳ７ではハロゲンランプのＯＮ指令及びＯＮタ
イミングを計り、条件を満足すればステップＳ８でラン
プのフイラメントがラッシュ電流によって切れない様に
徐々に点灯して行く。尚、点灯後はステップＳ８のソフ
トスタートをバイパスする。ステップＳ９ではハロゲン
ランプの点灯及び制御を行う。先に説明したように、ラ
ンプ電圧の実効値の検知を行い、ランプの明るさの変動
のない様に補償を行う。これについては後述する。ステ
ップＳＩＯでは高圧電源のＯＦＦ指令及びＯＦＦタイミ
ングを計る。条件を満足すればステップＳｌｌで高圧の
発生をＯＦＦにする。ステップＳ１２ではランプのＯＦ
Ｆ指令及びＯＦＦタイミングを計る。条件を満足すれば
ステップＳ１３でランプをＯＦＦする。ステップＳ１４
では低圧電源のＯＦＦ指令及びＯＦＦタイミングを計る
。条件を満足すればステップＳ１５で低圧電源をＯＦＦ
する。このタイミングはコピー動作が終了した時である
。

第３図は実施例の低圧電源の発生装置を示すブロック構
成図である。これはチョッパ方式の低圧電源装置である
。ＡＣ１’００Ｖ入力をタイレフトに整流してコンデン
サＣ１に蓄え、これをトランジスタＵ１及びドライバＮ
ＰＮを介してスイッチングを行い、低圧出力を得る方法
である。スイッチング制御にはＰＷＭ出力ポートのチャ
ンネル０を用いる。ＰＷＭのチューティは３０〜５０Ｋ
Ｈ２が用いられる。ＤＣ２４Ｖの出力端からＲ５゜Ｒ６
で抵抗分割されたモニタ出力はコンパレータＣＭＰに入
力し、過電圧の保護回路として利用される。過電圧の時
はＣＭＰの出力はＯレベルとなり、アンドケ−１ＡＮＤ
の出力は停＋Ｉ−する。もう一方のモニタ出力は制御装
置３０内のアナログ入力ボート３２に入力し、該データ
はマクロコードプロセッサ３６にケえられる。マクロコ
ードプロセッサ３６は入力データと所定基準値との差を
求め、ＤＣ２４Ｖ低圧電源の出力に一足値が得られる様
にＰＷＭの設定値を演算する。この演算結果はＰＷＭ出
力ポート３４内の対応レジスタにセットされる。複写装
置の様に所定のタイミングで動作するシーケンス制御の
場合は制御装置３０は負荷変動を予測出来るから事前に
ＰＷＭの値を設定出来る。

第４図は実施例の高圧発生装置の回路図である。動作原
理は低圧電源の発生装置と同様であるが、低圧電源装置
２８′ではＡＣ１００Ｖ入力を平滑して、スイッチング
を行ったか、高圧発生装置２６′では低圧電源ＤＣ２４
Ｖを入力として、これをスイッチングし、高圧を発生し
ている。制御は同様にして、ＰＷＭ出力ポート３４のチ
ャネル１出力ＰＷＭＩによって高周波トランスＴを高速
スイッチングし、帯電コロナ３と転写コロナ１１必要な
高圧をゲえている。帯電コロナ３は約５．８ＫＶ、転写
コロナｉｉは約６．２ＫＶ印加してコロナ放電をおこす
。そして出方電圧をモニタする。ここでは帯電コロナ３
の出力電圧をＲ１、Ｒ２の抵抗分割でモニタし、一方は
モニタ用コンパレータＣＭＰに入力し、異常高出方の時
はコンパレータＣＭＰ出力の０レベルにょｕ、ＡＮＤゲ
ート出力を停止する。また、もう一方のモニタ出力はア
ナログ入力ポート３２のチャンネル１に入力し、マクロ
コードプロセッサ３６は安定な高圧出力が得られる様に
ＰＷＭＩのチューティ比を決定する。尚、第３図及び第
４図において電圧異常値はアナログ入力ポート３２を介
してテジタル的にチェック出来るが、この様な保護用コ
ンバレーＣＭＰを設けることにより、万一の制御装置３
０の故障の場合にも支障のないよう二重の安全対策をと
っている。

第５図は実施例のＰＷＭ出力ボート３４′のブロック構
成図である。ＰＷＭｍ力ポートの分解能はダウンカウン
タのチクリメント（ｇ算）周期で決オされ、これはクロ
ックＣＬＫ入力の２分周周期でデクリメントされる。即
ち、 ＰＷＭ分解能＝ｌ／（クロック周波数７２）で表わされ
る。

ＰＷＭ…力のＬＯＷ期間、ＨＩＧＨ期間はｐｗＭ幅レジ
スタの設定値をＷとすると ＬＯＷ期間 ＝分解能Ｘ（２５６−Ｗ）（０≦Ｗ２５５）ＨＩＧＨ期
間 ＝分解能×Ｗ　　　　　　（０≦Ｗ２５５）で表わされ
る。

第５図に示す様にＰＷＭ出力ボートの１チャンネル分の
構成は、ＰＷＭ幅・レジスタ、ＰＷＭリファレンス・レ
ジスタ、フリーラン・タウン・カウンタ、コンパレータ
からなっている。フリーラン−タウン・カウンタはクロ
ックＣＬＫ周期の２分周周期で常にチクリメントされて
おり、２５５〜Ｏの（ａ（ＦＲＤＣ）をコンパレータの
Ｂ入力に出力する。その動作原理を第６図に示しである
。

リファレンス・レジスタにはタウンカウンタの値が００
→２５５に変わる時にゲートＧを介して幅・レジスタの
設定値がロードされ、従って任意の時間に幅・レジスタ
に新しい値を書き込んでも、現サイクルへの影響はなく
、次のサイクルから、新しい設定値による出力波形が現
われる。コンパレータはリファレンス・レジスタとタウ
ン−カウンタの値を比較し、リファレンス・レジスタの
出力ＰＷＭＲＲ＞タウン・カウンタの出力ＦＲＤＣの時
出力端子Ａ＞ＨにＨＩＧＨレベルを出力し、これがＰＷ
Ｍｍ力ポートの出力波形となる。リセット時には、リフ
ァレンス・レジスタと幅・レジスタは０にクリアされる
ので、幅・レジスタにＯ以外の値を書き込むまではＰＷ
Ｍ出力ポートはＬＯＷレベルを保っている。

第７図はランプコントローラのブロック構成図である。

ここで制御装置３０が用いる機能は、ゼロクロス検知、
アナログ入力ボート、カウンタ、ワンショットトリガの
４つの機能である。七ロクロステテクタは、入力信号が
交流信号の時、入力信号とＯｖの交点を検出するもので
、制御装置３０本体は単一電源であるため外部に補償回
路が必要になる。補償回路については省略する。ゼロク
ロスパルスが検知されると主プロセッサ３７の力ウンタ
が起動し、ます、所定のカウント値（ＡＣ５０Ｈ２（７
）場合は周期１０ｍｓ　ｅ　ｃ、半期５ｍ５ｅｃ）に達
すると内部割込が発生し、アナログ入力ボートのＡ／Ｄ
コン八−へを起動する。もう１つの動作としては、前回
Ａ／Ｄコン八−へによって変換したデータによって、所
定のハロゲンランプの位相制御量が計算され、その計算
結果に基づいて、ワンショットトリ力を起動させて、ト
ライアックをイ１勢する事である。従って、ゼロクロス
パルスの検知→カウンタの係数→Ａ／Ｄスタート及びワ
ンショットトリガという動作を並行して制御装置３０は
行う。疑似実効値演算用としては、第７図に示すように
ハロゲンランプの両端より検出した波形をタイオードブ
リッジＢＲによって整流して、抵抗Ｒ１，Ｒ２の分圧回
路によってアナログ的に生成した平均値をＡ／Ｄの入力
に導く。

第８図はランプコントロールを示すフローチャートであ
る。これらの処理はその処理速度の要求に応じ、主プロ
セッサ３７の管理の下で随時マイクロコードプロセッサ
３６か起動され、制御するものである。ステップＳ２１
では周波数が６０Ｈ２か否かの検知を行う。ステップＳ
２２．２３では該判別に応じ、夫々５０Ｈ２／６０Ｈ２
にカウンタ値をセットする。ステップＳ２４ではゼロク
ロスの検知を行う。ステップＳ２５ではカウンタの係数
が始まる。ステップ３２６では所定の値（この場合ＡＣ
入力のピーク値、５０Ｈ２の場合は５ｍｓ　ｅ　ｃを検
知）して、ステップＳ２７に進みＡ／Ｄにスタートをか
ける。ステップ３２８ではＡ／Ｄのデータをレジスタに
セットする。ステップＳ２９ではＡＣ入力の変動量の演
算を行い、その位相制御量を演算する。ステップ３３０
ではり　ｎ トライアックをトリガするためワンショットのトリガタ
インミンクをテストする。この制御は、ステップＳ２６
からのカウンタの係数によるＡ／Ｉ）コンへ−夕のスタ
ートと並列に行なわれる。ただし、前回のＡ／Ｄコンバ
ートを行ってその演算結果に基づいてワンショツ））リ
ガーの時間を係数するから、イニシアル時はワンショッ
トのトリガーはＡ／Ｄコンバータより１テンポ遅れたス
タートになる。ステップＳ３０であワンショットトリガ
ーを１１１す。こうして、この動作を継続して行う。

［発明の効果］ 以ト述べた如く本発明によれば、複数のアナログ動作コ
ンポーネントの制御を集中化して行うことにより、各ア
ナログ動作コンポーネント中の制御回路を一つのハード
ウェア（マクロコードプロセッサ３６）で置き変えるの
みならす、制御情報の集中化管理、及び制御の統一化が
図れる。従って、本発明により構成される機器は従来の
機器に比べ、モチュールレス化、小形化、多機能化が図
れる。

【図面の簡単な説明】

第１図は実施例の複写機の制御装置のブロック構成図、 第２図は主プロセッサ３７が実行する主制御のフローチ
ャート、 第３図は実施例の低圧電源の発生装置を示すブロック構
成図。 第４図は実施例の高圧発生装置の回路図、第５図は実施
例のＰＷＭｍ力ボートのブロック構成図、 第６図は実施例のＰＷＭ出力ポートの動作原理を示す図
、 第７図は実施例のランプコントローラのブロック構成図
、 第８図は実施例のランプコントロールを示すフローチャ
ー１・、 第９図は従来の比較的小型な複写装置の構成を示す断面
図、 第１Ｏ図は第９図の複写装置の制御回路図、第１１図は
制御装置３０Ｕ１　　（及びＵ２．Ｕ３）と各種アナロ
グ動作コンポーネントとの接続を示すブロック構成図、 第１２図（ａ）はＡＣ入力電圧の変動をトライアック制
御角０で補う動作原理を示す図、第１２図（ｂ）はラン
プレギュレータのブロック構成図、 第１３図は高圧発生装置を示すブロック構成図、 第１４図は低電圧ＤＣ電源回路であるスイッチングレギ
ュレータのブロック構成図である。 図中、３１・・・入力ボート、３２・・・アナログ入力
ボート、３３・・・出力ポート、３４・・・ＰＷＭ出力
ボート、３５・・・主メモリ、３６・・・マクロコード
プロセッサ、３７・・・主プロセッサ、３８・・・■１
０コントローラ、３９・・・通信装置である。

Claims (1)

【特許請求の範囲】
1. アナログ動作コンポーネントを含む機器の制御装置にお
   いて、複数のコンポーネントの制御シーケンスを管理す
   る主プロセッサと、前記アナログ動作コンポーネントの
   アナログ量の検出信号をデジタル信号に変換するＡ／Ｄ
   変換手段と、複数Ａ／Ｄ変換出力について前記主プロセ
   ッサにより特定される所定命令を実行する副プロセッサ
   を備えることを特徴とする機器の制御装置。