JPS6236408B2 - - Google Patents
Info
- Publication number
- JPS6236408B2 JPS6236408B2 JP54027120A JP2712079A JPS6236408B2 JP S6236408 B2 JPS6236408 B2 JP S6236408B2 JP 54027120 A JP54027120 A JP 54027120A JP 2712079 A JP2712079 A JP 2712079A JP S6236408 B2 JPS6236408 B2 JP S6236408B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- zero
- integrator
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、アナログ信号をデイジタル変換する
二重積分型のアナログ・デイジタル変換器（以下
AD変換器という）に関するものである。
二重積分型のアナログ・デイジタル変換器（以下
AD変換器という）に関するものである。
従来の一般的なこの種の回路を第１図に示し、
説明すると、図において、INTは積分器で、帰還
路にコンデンサＣを有する増幅器AMPより構成
されたものである。CMPは比較器で、積分器
INTの出力電圧を零電圧と比較し２値信号を出力
するものである。S1は入力切換スイツチで、アナ
ログの入力電圧Ex、負の基準電圧−Ｅref及び正
の基準電圧＋Ｅrefの中のいずれか一つを選択
し、抵抗Ｒを介して積分器INTに印加するもので
ある。また、S2はリセツトスイツチで、コントロ
ーラCONTによつてオン・オフ駆動され、積分器
INTのコンデンサＣを放電し積分器INTを初期設
定するものである。COUはカウンタで、負の基
準電圧−Ｅref又は正の基準電圧＋Ｅrefに関連し
た電流が積分されている間その時間を計数するも
のである。
説明すると、図において、INTは積分器で、帰還
路にコンデンサＣを有する増幅器AMPより構成
されたものである。CMPは比較器で、積分器
INTの出力電圧を零電圧と比較し２値信号を出力
するものである。S1は入力切換スイツチで、アナ
ログの入力電圧Ex、負の基準電圧−Ｅref及び正
の基準電圧＋Ｅrefの中のいずれか一つを選択
し、抵抗Ｒを介して積分器INTに印加するもので
ある。また、S2はリセツトスイツチで、コントロ
ーラCONTによつてオン・オフ駆動され、積分器
INTのコンデンサＣを放電し積分器INTを初期設
定するものである。COUはカウンタで、負の基
準電圧−Ｅref又は正の基準電圧＋Ｅrefに関連し
た電流が積分されている間その時間を計数するも
のである。
このような構成において、積分器INTは初期設
定後、コントローラCONTの制御によつて、スイ
ツチS1において選択された入力信号Exに対応す
る電流を所定の時間Ｔの間積分する。続いて、入
力信号Exと逆極性の関係にある基準電圧つまり
−Ｅref又は＋Ｅrefに関連した電流を積分する。
これと同時に、カウンタCOUにおいては基準ク
ロツクCLKのパルス数の計数を開始する。そし
て、積分器INTの出力が零になると比較器CMP
の出力が反転し、これによつてカウンタCOUは
計数を停止し、また比較器CMPの出力の反転に
基づいてコントローラCONTがリセツトスイツチ
S2を駆動する結果積分器INTはリセツト状態とな
る。この場合、カウンタCOUの計数値である時
間τはτ＝Ｔ・Ex／Ｅrefで表わされ、入力信号
Exに対応したデイジタル値である。
定後、コントローラCONTの制御によつて、スイ
ツチS1において選択された入力信号Exに対応す
る電流を所定の時間Ｔの間積分する。続いて、入
力信号Exと逆極性の関係にある基準電圧つまり
−Ｅref又は＋Ｅrefに関連した電流を積分する。
これと同時に、カウンタCOUにおいては基準ク
ロツクCLKのパルス数の計数を開始する。そし
て、積分器INTの出力が零になると比較器CMP
の出力が反転し、これによつてカウンタCOUは
計数を停止し、また比較器CMPの出力の反転に
基づいてコントローラCONTがリセツトスイツチ
S2を駆動する結果積分器INTはリセツト状態とな
る。この場合、カウンタCOUの計数値である時
間τはτ＝Ｔ・Ex／Ｅrefで表わされ、入力信号
Exに対応したデイジタル値である。
このようにして、アナログの入力信号Exをデ
イジタル値に変換することができるけれども、こ
のような二重積分型AD変換器においては、高精
度の正負の基準電圧を必要とすること、積分器及
び比較器のオフセツト電圧が零点変動に直接影響
すること及びリセツトスイツチS2のオン及びオフ
時の抵抗分が零点、リニアリテイーなどに影響す
るのでこのリセツトスイツチに制約があることな
どの欠点があつた。
イジタル値に変換することができるけれども、こ
のような二重積分型AD変換器においては、高精
度の正負の基準電圧を必要とすること、積分器及
び比較器のオフセツト電圧が零点変動に直接影響
すること及びリセツトスイツチS2のオン及びオフ
時の抵抗分が零点、リニアリテイーなどに影響す
るのでこのリセツトスイツチに制約があることな
どの欠点があつた。
本発明の目的は、このような欠点を除去し、高
精度の正及び負の基準電圧を必要とすることなく
１つの基準電圧を用いてアナログ信号をデイジタ
ル変換する二重積分型AD変換器を提供しようと
するものである。
精度の正及び負の基準電圧を必要とすることなく
１つの基準電圧を用いてアナログ信号をデイジタ
ル変換する二重積分型AD変換器を提供しようと
するものである。
本発明の他の目的は、積分器及び比較器におけ
る零点のずれが出力のデイジタル値に影響しない
ように自動的に零点補正のできる二重積分型AD
変換器を提供しようとするものである。
る零点のずれが出力のデイジタル値に影響しない
ように自動的に零点補正のできる二重積分型AD
変換器を提供しようとするものである。
以下実施例につき本発明を詳細に説明する。第
２図は本発明に係る二重積分型AD変換器の一実
施例を示す構成説明図である。第２図において、
第１図と同等部分には同一符号を付し、その説明
を省略する。S21，S22はそれぞれ第１及び第２の
スイツチである。第２のスイツチS22の接点ａに
は第１のスイツチS21及び抵抗R1を介して入力電
圧Exが与えられると共に抵抗R2を介してゼロサ
プレス電圧＋Esが与えられている。また、スイ
ツチS22のｂ接点には抵抗R3を介して負の基準電
圧−Erが与えられている。第２のスイツチS22の
共通接点ｃは積分器INTの入力端に接続されてい
る。なお、第１及び第２のスイツチS21，S22はコ
ントローラCONTによつて駆動される。UDCは
アツプ・ダウン・カウンタのようなカウンタで、
コントローラCONTの制御下にあつて比較器
CMPの比較結果に基づき基準クロツクCLKのパ
ルス数を加算又は減算するものである。なお、比
較器CMPは積分器INTの出力が零より小さい時
“Ｈ”レベル、零以上の時“Ｌ”レベル信号を出
力するものである。
２図は本発明に係る二重積分型AD変換器の一実
施例を示す構成説明図である。第２図において、
第１図と同等部分には同一符号を付し、その説明
を省略する。S21，S22はそれぞれ第１及び第２の
スイツチである。第２のスイツチS22の接点ａに
は第１のスイツチS21及び抵抗R1を介して入力電
圧Exが与えられると共に抵抗R2を介してゼロサ
プレス電圧＋Esが与えられている。また、スイ
ツチS22のｂ接点には抵抗R3を介して負の基準電
圧−Erが与えられている。第２のスイツチS22の
共通接点ｃは積分器INTの入力端に接続されてい
る。なお、第１及び第２のスイツチS21，S22はコ
ントローラCONTによつて駆動される。UDCは
アツプ・ダウン・カウンタのようなカウンタで、
コントローラCONTの制御下にあつて比較器
CMPの比較結果に基づき基準クロツクCLKのパ
ルス数を加算又は減算するものである。なお、比
較器CMPは積分器INTの出力が零より小さい時
“Ｈ”レベル、零以上の時“Ｌ”レベル信号を出
力するものである。
このような構成における本発明のAD変換器の
動作を次に説明する。説明を簡潔にするために第
３図を参照して状態別に順を追つて説明する。
動作を次に説明する。説明を簡潔にするために第
３図を参照して状態別に順を追つて説明する。
(1) 状態
第１の初期設定の状態である。すなわち、コ
ントローラCONTの駆動によりスイツチS21を
零電位に接続すると共に、スイツチS22の接片
ｌを接点ａに接続し、ゼロサプレス電圧＋Es
に対応した電流Es／R2を積分器INTに与え
る。積分器INTの出力Ｖが負電圧になつた後、
すなわち比較器CMPの出力が“Ｈ”となつた
後次の状態に移行する。
ントローラCONTの駆動によりスイツチS21を
零電位に接続すると共に、スイツチS22の接片
ｌを接点ａに接続し、ゼロサプレス電圧＋Es
に対応した電流Es／R2を積分器INTに与え
る。積分器INTの出力Ｖが負電圧になつた後、
すなわち比較器CMPの出力が“Ｈ”となつた
後次の状態に移行する。
(2) 状態
第２の初期設定の状態である。すなわち、ス
イツチS22の接片ｌを接点ｂに接続し、負の基
準電圧−Erに関連した電流−Er／R3を積分器
INTに与え、積分器INTの出力電圧Ｖが零にな
るまで電流−Er／R3の積分を続行する。
イツチS22の接片ｌを接点ｂに接続し、負の基
準電圧−Erに関連した電流−Er／R3を積分器
INTに与え、積分器INTの出力電圧Ｖが零にな
るまで電流−Er／R3の積分を続行する。
(3) 状態
積分器INTの出力電圧Ｖが第３図のハに示す
ように零になると、スイツチS22の接片ｌを接
点ａに切換え接続し、ゼロサプレス電圧＋Es
に関連した電流＋Es／R2を所定の一定時間Ｔ
の間積分する。
ように零になると、スイツチS22の接片ｌを接
点ａに切換え接続し、ゼロサプレス電圧＋Es
に関連した電流＋Es／R2を所定の一定時間Ｔ
の間積分する。
(4) 状態
次いで、スイツチS22の接片ｌを接点ｂに接
続し、第３図のハに示すように積分器INTの出
力Ｖが零になるまで基準電圧−Erに関連した
電流−Er／R3を積分する。この場合の積分時
間をτ１とする。なお、このときアツプ・ダウ
ン・カウンタUDCは第３図のホに示すように
計数を行ない、基準クロツクCLKのパルス数
を零より減算する。なお、積分器INTの出力Ｖ
が零になつたとき、比較器CMPの出力の反転
によつてカウンタUDCは計数動作を停止し、
τ１時間に計数したパルス数P1を計数値−P1と
して保持する。
続し、第３図のハに示すように積分器INTの出
力Ｖが零になるまで基準電圧−Erに関連した
電流−Er／R3を積分する。この場合の積分時
間をτ１とする。なお、このときアツプ・ダウ
ン・カウンタUDCは第３図のホに示すように
計数を行ない、基準クロツクCLKのパルス数
を零より減算する。なお、積分器INTの出力Ｖ
が零になつたとき、比較器CMPの出力の反転
によつてカウンタUDCは計数動作を停止し、
τ１時間に計数したパルス数P1を計数値−P1と
して保持する。
(5) 状態
スイツチS22の接片ｌを接点ａに切換え接続
すると共にスイツチS21を入力電圧Ex側に接続
して、入力電圧Ex及びゼロサプレス電圧＋Es
にそれぞれ対応した電流の和（Ex／R1＋Es／
R2）を所定の時間Ｔだけ積分する。
すると共にスイツチS21を入力電圧Ex側に接続
して、入力電圧Ex及びゼロサプレス電圧＋Es
にそれぞれ対応した電流の和（Ex／R1＋Es／
R2）を所定の時間Ｔだけ積分する。
(6) 状態
スイツチS21を零電位側に接続すると共にス
イツチS22の接片ｌを接点ｂに接続し、基準電
圧−Erに関連した電流−Er／R3を積分する。
この場合、カウンタUDCは基準クロツクCLK
のパルスを前記計数値−P1に加算計数する。す
なわち、積分器INTの出力Ｖが零になるまでの
時間τ２中に計数したパルス数をP2とすると、
カウンタUDCの加算値は積分時間（τ２−τ
１）に対応した（P2−P1）なるデイジタル値で
ある。
イツチS22の接片ｌを接点ｂに接続し、基準電
圧−Erに関連した電流−Er／R3を積分する。
この場合、カウンタUDCは基準クロツクCLK
のパルスを前記計数値−P1に加算計数する。す
なわち、積分器INTの出力Ｖが零になるまでの
時間τ２中に計数したパルス数をP2とすると、
カウンタUDCの加算値は積分時間（τ２−τ
１）に対応した（P2−P1）なるデイジタル値で
ある。
(7) 状態
スイツチS21，S22の状態は前記状態におけ
る場合と同じである。なお、この状態はAD変
換完了の状態であつて変換動作には関与しな
い。再びデイジタル変換を行わせる場合には、
コントローラCONTを起動し状態に復帰させ
る。
る場合と同じである。なお、この状態はAD変
換完了の状態であつて変換動作には関与しな
い。再びデイジタル変換を行わせる場合には、
コントローラCONTを起動し状態に復帰させ
る。
以上のような動作においては、第３図からも明
らかなように、状態と、並びに状態とに
おいて積分器INT入力の和はそれぞれ零であるか
ら、次の関係が成立する。
らかなように、状態と、並びに状態とに
おいて積分器INT入力の和はそれぞれ零であるか
ら、次の関係が成立する。
Ｅｓ／Ｒ２・Ｔ−Ｅｒ／Ｒ３・τ１＝０ (1)
（Ｅｓ／Ｒ２＋Ｅｘ／Ｒ１）Ｔ−Ｅｒ／Ｒ３・τ
２＝０(2) (1)、(2)式より次式を得る。
２＝０(2) (1)、(2)式より次式を得る。
τ２−τ１＝Ｒ３／Ｒ１・Ｅｘ／Ｅｒ・Ｔ
積分時間（τ２−τ１）はカウンタUDCの計
数値（P2−P1）と比例関係にあるので、上式は次
のようになる。
数値（P2−P1）と比例関係にあるので、上式は次
のようになる。
P2−P1∝Ｒ３／Ｒ１・Ｅｘ／Ｅｒ・Ｔ (3)
(3)式において、R1，R3，Er，Ｔはそれぞれ一
定値であるので、計数値（P2−P1）は入力電圧Ex
に対応する値である。このようにして、アナログ
の入力信号Exをデイジタル変換することができ
る。
定値であるので、計数値（P2−P1）は入力電圧Ex
に対応する値である。このようにして、アナログ
の入力信号Exをデイジタル変換することができ
る。
なお、このときゼロサプレス電圧Esは少なく
とも１回のAD変換動作期間中安定であればよ
く、このゼロサプレス電圧Esは(3)式より明らか
なように計数値（P2−P1）に関与しないようにな
つている。更に、(3)式より明らかなように、AD
変換精度は抵抗比R3／R1と基準電圧−Erとのそ
れぞれの精度によつて決るので容易に高精度とす
ることができる。
とも１回のAD変換動作期間中安定であればよ
く、このゼロサプレス電圧Esは(3)式より明らか
なように計数値（P2−P1）に関与しないようにな
つている。更に、(3)式より明らかなように、AD
変換精度は抵抗比R3／R1と基準電圧−Erとのそ
れぞれの精度によつて決るので容易に高精度とす
ることができる。
また、入力信号が負極性の場合は、積分器INT
の出力が状態、において第３図のハに示す点
線Ａのように変化することを除いては、前述した
正極性の入力信号の場合の動作と同じである。な
お、カウンタUDCの計数値は常に片極性の値で
あるが、入力信号の極性をも包含した計数値を得
るためには、例えばカウンタUDCの桁数を多く
し、状態での計数パルス数P1をカウンタのフル
スケール値Ｆの半分にすることによつて達成する
ことができる。すなわち、第４図に示すように、
カウンタの計数値（P2−P1）がフルスケールの半
分より上位の数であるときは負の入力信号の場合
に相当し、フルスケールの半分より下位の数であ
るときは正の入力信号の場合に相当する。更に、
カウンタとして２進数カウンタを用いれば、その
最上位ビツトは負の入力信号に対しては“１”、
正の入力信号に対しては“０”になり、極めて容
易に極性を判別することができる。
の出力が状態、において第３図のハに示す点
線Ａのように変化することを除いては、前述した
正極性の入力信号の場合の動作と同じである。な
お、カウンタUDCの計数値は常に片極性の値で
あるが、入力信号の極性をも包含した計数値を得
るためには、例えばカウンタUDCの桁数を多く
し、状態での計数パルス数P1をカウンタのフル
スケール値Ｆの半分にすることによつて達成する
ことができる。すなわち、第４図に示すように、
カウンタの計数値（P2−P1）がフルスケールの半
分より上位の数であるときは負の入力信号の場合
に相当し、フルスケールの半分より下位の数であ
るときは正の入力信号の場合に相当する。更に、
カウンタとして２進数カウンタを用いれば、その
最上位ビツトは負の入力信号に対しては“１”、
正の入力信号に対しては“０”になり、極めて容
易に極性を判別することができる。
また、積分器INTのオフセツト電圧、電流は、
Es／R2及び−Er／R3の項にそれぞれ加えられる
ので変換における零誤差にはならない。更に、比
較器CMPのオフセツト電圧は状態で検出され
るため誤差とはならず、また比較器CMPにおい
ては常に同一方向から同一微係数で変化する信号
に対する比較結果を用いるため、比較器CMPの
ヒステリシスあるいはスリユーレートの悪化など
は変換精度に影響しない。
Es／R2及び−Er／R3の項にそれぞれ加えられる
ので変換における零誤差にはならない。更に、比
較器CMPのオフセツト電圧は状態で検出され
るため誤差とはならず、また比較器CMPにおい
ては常に同一方向から同一微係数で変化する信号
に対する比較結果を用いるため、比較器CMPの
ヒステリシスあるいはスリユーレートの悪化など
は変換精度に影響しない。
なお、実施例においては、ゼロサプレス電圧
Esを正極性、基準電圧−Erを負極性としたが、
両者の極性をそれぞれ逆にしてEs＜０、−Er＞０
としても前述と同様の作用効果を得ることができ
る。
Esを正極性、基準電圧−Erを負極性としたが、
両者の極性をそれぞれ逆にしてEs＜０、−Er＞０
としても前述と同様の作用効果を得ることができ
る。
更に、入力抵抗R1に増幅器を前置してもよ
い。増幅器を前置することによつて入力抵抗の増
大及びフルスケール入力値の変更等が容易とな
る。そしてこの場合増幅器のオフセツト電圧は自
動的に補正され変換精度に影響することはない。
い。増幅器を前置することによつて入力抵抗の増
大及びフルスケール入力値の変更等が容易とな
る。そしてこの場合増幅器のオフセツト電圧は自
動的に補正され変換精度に影響することはない。
第５図は本発明の原理を利用した応用例を示す
もので、ゼロサプレス電圧Esも基準電圧と同様
に高精度で安定な電圧である場合に適用して好適
な実施例である。第５図において、スイツチS22
を除き、スイツチS51を抵抗R3に前置したこと以
外は本実施例は第２図のものとほぼ同様である。
スイツチS51は基準電圧−Er又は零電位を択一的
に選択するようになつている。本実施例において
も第２図のものと同様に動作が行なわれるが、カ
ウンタUDCの計数値（P2−P1）は次の関係にあ
る。
もので、ゼロサプレス電圧Esも基準電圧と同様
に高精度で安定な電圧である場合に適用して好適
な実施例である。第５図において、スイツチS22
を除き、スイツチS51を抵抗R3に前置したこと以
外は本実施例は第２図のものとほぼ同様である。
スイツチS51は基準電圧−Er又は零電位を択一的
に選択するようになつている。本実施例において
も第２図のものと同様に動作が行なわれるが、カ
ウンタUDCの計数値（P2−P1）は次の関係にあ
る。
以上説明したように、本発明の二重積分型AD
変換器によれば、安定な高精度の基準電圧は１つ
でよく、またゼロサプレス電圧としては少なくと
も１回のAD変換期間中安定であればよいので安
価な電圧発生器を使用することができ、したがつ
て変換器全体としての価格の低下を図ることがで
きる。また、積分器INTを強制的にリセツトする
スイツチを必要とすることなく、また、積分器の
オフセツト電圧、オフセツト電流を実質的にデイ
ジタル変換値に影響しないように自動的に補正す
ることができる。更に、比較器CMPのヒステリ
シスあるいはスリユーレートの悪化なども変換精
度に影響しないようにすることができる。
変換器によれば、安定な高精度の基準電圧は１つ
でよく、またゼロサプレス電圧としては少なくと
も１回のAD変換期間中安定であればよいので安
価な電圧発生器を使用することができ、したがつ
て変換器全体としての価格の低下を図ることがで
きる。また、積分器INTを強制的にリセツトする
スイツチを必要とすることなく、また、積分器の
オフセツト電圧、オフセツト電流を実質的にデイ
ジタル変換値に影響しないように自動的に補正す
ることができる。更に、比較器CMPのヒステリ
シスあるいはスリユーレートの悪化なども変換精
度に影響しないようにすることができる。
第１図は従来の二重積分型AD変換器の構成
図、第２図は本発明に係る二重積分型AD変換器
の一実施例を示す構成説明図、第３図は第２図変
換器の各部の動作波形図、第４図はカウンタの計
数値を図示する説明図、第５図は本発明の原理を
応用した場合の一具体例を示す構成説明図であ
る。 S21……第１のスイツチ、S22……第２のスイツ
チ、INT……積分器、Ｃ……コンデンサ、AMP
……増幅器、CMT……比較器、CONT……コン
トローラ、UDC……アツプ・ダウン・カウン
タ。
図、第２図は本発明に係る二重積分型AD変換器
の一実施例を示す構成説明図、第３図は第２図変
換器の各部の動作波形図、第４図はカウンタの計
数値を図示する説明図、第５図は本発明の原理を
応用した場合の一具体例を示す構成説明図であ
る。 S21……第１のスイツチ、S22……第２のスイツ
チ、INT……積分器、Ｃ……コンデンサ、AMP
……増幅器、CMT……比較器、CONT……コン
トローラ、UDC……アツプ・ダウン・カウン
タ。
Claims (1)
- 【特許請求の範囲】 １ 第１のスイツチS21により選択された入力電
圧Exか又は零電圧のいずれか一方の電圧に対応
した入力電流とゼロサプレス電圧Esに対応した
電流とを加算した加算電流か、あるいは基準電圧
−Erに対応した基準電流のいずれか一方の電流
を択一的に選択する第２のスイツチS22を有して
なるスイツチ手段と、 増幅器の帰還路にコンデンサを有し前記スイツ
チ手段より送出される電流を積分する積分器と、 該積分器の積分電圧を零電位と大小比較する比
較器と、 該比較器の比較結果に基づき前記第１のスイツ
チS21および第２のスイツチ22を所定の順序で駆
動するコントローラと、 該コントローラの制御下にあつて前記比較器の
比較結果に基づき前記基準電流の積分時間に関連
した計数値を得るカウンタと を具備し、下記の動作手順により、カウンタから
入力電圧Exに対応したデイジタル値を得ること
ができるように構成したことを特徴とする二重積
分型AD変換器。 (1) 積分器の出力電圧が零の状態において第１の
スイツチS21により零電圧を選択すると共に第
２のスイツチS22でゼロサプレス電圧Esに対応
した電流を選択し、一定時間Ｔの間積分する。 (2) 第２のスイツチS22により基準電圧−Erに関
連した電流を選択し積分器に供給して、積分器
の出力が零になるまで積分する。この期間τ１
に、前記カウンタでは基準クロツクを計数して
初期値よりダウン・カウントする。 (3) 第１のスイツチS21により入力電圧Exを選択
し、第２のスイツチS22によりこの入力電圧Ex
に対応した電流とゼロサプレス電圧Esに対応
した電流とを積分器に導き、一定時間Ｔの間積
分する。 (4) 前記(2)と同じ動作を行う。この期間τ２に、
前記カウンタは前記ダウン・カウント値を初期
値として基準クロツクのパルスを計数し加算す
る。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2712079A JPS55120223A (en) | 1979-03-08 | 1979-03-08 | Double integration type ad converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2712079A JPS55120223A (en) | 1979-03-08 | 1979-03-08 | Double integration type ad converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55120223A JPS55120223A (en) | 1980-09-16 |
| JPS6236408B2 true JPS6236408B2 (ja) | 1987-08-06 |
Family
ID=12212193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2712079A Granted JPS55120223A (en) | 1979-03-08 | 1979-03-08 | Double integration type ad converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55120223A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184325A (en) * | 1981-05-09 | 1982-11-13 | Ogasawara Keiki Seisakusho:Kk | Resistance-digital converting method |
| JPS60143026A (ja) * | 1983-12-29 | 1985-07-29 | Tokyo Sokki Kenkyusho:Kk | Ａ−ｄ変換装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118961A (en) * | 1977-03-26 | 1978-10-17 | Omron Tateisi Electronics Co | Analog-to-digital convertor |
-
1979
- 1979-03-08 JP JP2712079A patent/JPS55120223A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55120223A (en) | 1980-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4082998A (en) | Dual slope integration circuit | |
| US4485372A (en) | Two-stage a-to-d converter | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| US5184128A (en) | Integrating A/D converter with means for reducing rollover error | |
| JPS6159569B2 (ja) | ||
| JPH01265619A (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
| JPH04345321A (ja) | ジュアルスロープインテグレーティングａ／ｄコンバーター | |
| JPS6236408B2 (ja) | ||
| US3836847A (en) | Circuit for measuring an unknown resistance by using a voltage ratio | |
| US4633221A (en) | Dual slope analog-to-digital converter with automatic, short cycle range determination | |
| JPS61193521A (ja) | Ａｄ変換回路 | |
| JP2792891B2 (ja) | Ａ／ｄ変換器 | |
| JPH0252527A (ja) | シングルロープ型ａ／ｄコンバータ | |
| JPS6126736B2 (ja) | ||
| JPS6041311A (ja) | 自動校正機能付増幅装置 | |
| JPS6117300B2 (ja) | ||
| JPH04200017A (ja) | ２重積分型ａｄ変換器 | |
| JPH0526813Y2 (ja) | ||
| JPH0215128Y2 (ja) | ||
| JPS6412125B2 (ja) | ||
| JPS58105382A (ja) | 積分回路 | |
| JPH0161258B2 (ja) | ||
| JPS6216027Y2 (ja) | ||
| JPS6258180B2 (ja) | ||
| JPS5814772B2 (ja) | アナログ デイジタルヘンカンキ |