JPS6237406B2 - - Google Patents
Info
- Publication number
- JPS6237406B2 JPS6237406B2 JP57107266A JP10726682A JPS6237406B2 JP S6237406 B2 JPS6237406 B2 JP S6237406B2 JP 57107266 A JP57107266 A JP 57107266A JP 10726682 A JP10726682 A JP 10726682A JP S6237406 B2 JPS6237406 B2 JP S6237406B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- pressed
- memory
- cpu
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、メモリに格納されたキー情報に基い
て、処理装置CPUが当該キーの押下に対応した
処理を行なう装置に適用される、キーボード制御
回路に関する。[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention relates to a keyboard applied to a device in which a processing unit CPU performs processing corresponding to the press of a key based on key information stored in a memory. Regarding control circuits.
(2) 技術の背景
通常、キーボードには、キーが押下されている
間中、同一のキーの押下がCPUに対して有効と
なるタイパマチツクキー等の連続キーが設けられ
ている。こうした連続キーは、デイスプレイ上の
表示をスクロールアツプ・ダウンする際等に用い
られることが多い。(2) Background of the Technology Usually, keyboards are provided with continuous keys such as typer-machine keys, in which pressing the same key remains valid for the CPU as long as the key is pressed. Such continuous keys are often used when scrolling up and down the display.
(3) 従来技術と問題点
第2図は従来のキーボード制御回路が用いられ
た表示装置を示す図である。(3) Prior Art and Problems FIG. 2 is a diagram showing a display device using a conventional keyboard control circuit.
従来、この種の装置においては、キーボード上
のキー8が押下されると、第2図に示すように、
カウンタ10によるスキヤン時にキーマトリクス
11から押下信号PSが出力され、フリツプフロ
ツプ4をセツトし、CPU3にキーが押下された
ことを通知する。CPU3は、直ちに、その時に
レジスタ6内に格納されたカウンタ10のアドレ
スADS、即ち、押下されたキー8のアドレス
ADSを読み取つて、当該アドレスADSの付され
たキーの押下に対応する処理を行なう。しかし、
CPU3の処理をキー8の押下と時間的対応させ
ることは、CPU3の情報処理能力及び各キーの
押下に対する処理時間が一定でないために難かし
く、従つて、押下されたキー8のアドレスADS
はキー情報KIFとして、メモリ5内に一旦格納さ
れ、CPU3はメモリ5内のキー情報KIFに基いて
対応する処理を行なつている。しかし、連続キー
が押下された場合には、CPU3は、連続キーの
1押下(キーボード上のどのキーが押下されてい
るかは、カウンタ10により一定周期毎に取り込
まれるので、キーを連続的に押下した状態であつ
ても、一定周期毎にキーが押下されたものとし
て、同一のアドレスADSが一定周期毎にキー情
報KIFとしてメモリ5に書き込まれる。)毎に、
キー情報KIFとしてメモリ5内に蓄積される。ス
クロールアツプ・ダウン等の複雑な処理を伴うよ
うな連続キーを押し続けると、CPU3の処理が
メモリ5のキー情報KIFの取り込み速度に追従で
きなくなり、メモリ5内に連続キーのキー情報
KIFが未処理の状態でどんどん蓄積されてしま
う。例えば、オペレータが連続キーによりスクロ
ールアツプ・ダウンをCPU3に指示した場合
に、デイスプレイ2上の画面が適正な位置にスク
ロールアツプ・ダウンされてオペレータが連続キ
ーの押下を止めたとしても、メモリ5内には
CPU3の処理が行なわれていない連続キーのキ
ー情報KIFが残されていることになり、キーの押
下を止めた後もCPU3によるスクロールアツ
プ・ダウンが継続され、オペレータのキー操作と
CPU3の処理、従つてデイスプレイ2上の表示
が対応しなくなり、オペレータの意図とは異なつ
た表示となつてしまい、操作性が悪くなる不都合
があつた。 Conventionally, in this type of device, when the key 8 on the keyboard is pressed, as shown in FIG.
When the counter 10 scans, the key matrix 11 outputs a press signal PS, which sets the flip-flop 4 and notifies the CPU 3 that the key has been pressed. The CPU 3 immediately returns the address ADS of the counter 10 stored in the register 6 at that time, that is, the address of the pressed key 8.
The ADS is read and the process corresponding to the press of the key with the corresponding address ADS is performed. but,
It is difficult to make the processing of the CPU 3 temporally correspond to the press of the key 8 because the information processing capacity of the CPU 3 and the processing time for each key press are not constant.
is temporarily stored in the memory 5 as key information KIF, and the CPU 3 performs corresponding processing based on the key information KIF in the memory 5. However, when consecutive keys are pressed, the CPU 3 detects when one consecutive key is pressed (which key on the keyboard is pressed is captured at regular intervals by the counter 10, so if a key is pressed continuously) Even in this state, the same address ADS is written to the memory 5 as key information KIF at regular intervals, assuming that the key is pressed at regular intervals.
It is stored in the memory 5 as key information KIF. If you keep pressing consecutive keys that involve complicated processing such as scrolling up and down, the processing of the CPU 3 will not be able to keep up with the speed at which the key information KIF in the memory 5 is taken in, and the key information of the consecutive keys will not be stored in the memory 5.
KIF keeps accumulating unprocessed. For example, when an operator instructs the CPU 3 to scroll up or down using consecutive keys, even if the screen on the display 2 is scrolled up or down to the appropriate position and the operator stops pressing the consecutive keys, the memory 5 for
This means that the key information KIF of the consecutive keys that has not been processed by the CPU 3 remains, and even after the key is no longer pressed, the CPU 3 continues to scroll up and down, and the key information KIF is not processed by the operator.
The processing of the CPU 3 and, therefore, the display on the display 2 no longer corresponds to each other, resulting in a display that is different from the operator's intention, resulting in poor operability.
(4) 発明の目的
本発明は、前述の欠点を解消すべく、連続キー
の押下状態の解除をCPUに通知し、CPUによ
る、押下された連続キーに対応した処理を、連続
キーの押下の解除と共に直ちに中止させ得るキー
ボード制御回路を提供することを目的とするもの
である。(4) Purpose of the Invention In order to solve the above-mentioned drawbacks, the present invention notifies the CPU of the release of the pressed state of successive keys, and causes the CPU to perform processing corresponding to the successive keys pressed. It is an object of the present invention to provide a keyboard control circuit that can be immediately stopped upon release.
(5) 発明の構成
即ち、本発明は、少なくとも連続キーの押下状
態を記録するキーマツプ及び、キーマツプの内容
とキーマトリクスからの押下信号から前記キーマ
ツプ中に記録されたキーの押下状態の変化を
CPUに通知する比較回路を設けて構成される。(5) Structure of the Invention That is, the present invention provides a key map that records at least the pressed states of consecutive keys, and changes in the pressed states of the keys recorded in the key map based on the contents of the key map and the pressed signals from the key matrix.
It is configured with a comparison circuit that notifies the CPU.
(6) 発明の実施例
以下、図面に示す実施例に基き、本発明を具体
的に説明する。(6) Embodiments of the Invention The present invention will be specifically described below based on embodiments shown in the drawings.
第1図は本発明によるキーボード制御回路の一
実施例が適用された、表示装置の一例を示す回路
図である。 FIG. 1 is a circuit diagram showing an example of a display device to which an embodiment of the keyboard control circuit according to the present invention is applied.
表示装置9は、第1図に示すように、CPU3
を有しており、CPU3にはメモリ5、デイスプ
レイ2、本発明によるキーボード制御回路1を構
成するレジスタ6、比較回路7が接続している。
レジスタ6にはカウンタ10が接続しており、カ
ウンタ10には、キーボード上のキー8に対向し
て設けられ、キー8の押下を検出するキーマトリ
クス11及びキーマツプ12が接続し、更にマト
リツクス11にはキーマツプ12及び比較回路7
が接続している。 The display device 9, as shown in FIG.
The CPU 3 is connected to a memory 5, a display 2, a register 6 constituting the keyboard control circuit 1 according to the present invention, and a comparison circuit 7.
A counter 10 is connected to the register 6, and to the counter 10 are connected a key matrix 11 and a key map 12, which are provided opposite to the key 8 on the keyboard and detect when the key 8 is pressed. is the key map 12 and comparison circuit 7
is connected.
本発明は、以上のような構成を有するので、キ
ーボード上のキー8のうち、連続キーを押下する
と、キーマトリクス11上の押下された連続キー
に対応する接点が導通する。一方カウンタ10は
アドレスADSを更新しつつ順次マトリクス11
をスキヤンすると共に、スキヤン中のアドレス
ADSをレジスタ6及びキーマツプ12に出力す
る。キーマツプ12はキーボード上の各連続キー
に対応したビツトを有しており、各ビツトには各
連続キーの押下状態、即ちキーが押下状態にある
ときは「1」が押下状態にない時は「0」が書き
込まれている。従つて、カウンタ10から連続キ
ーのアドレスADSがマツプ12に出力される
と、当該アドレスADSに対応したビツト内容が
比較回路7に読み出される。一方、連続キーの押
下状態は、マトリクス11をアドレスADSに基
いてスキヤンした際に押下信号PS(信号PSは押
下状態で「1」、押下状態にない場合「0」)とし
てマトリクス11からマツプ12及び比較回路7
に出力されるので、マツプ12はカウンタ10か
らのアドレスADSによるビツト内容の比較回路
7への読み出しの後、押下信号PSに基いて当該
アドレスADSの連続キーの押下状態を、当該キ
ーに対応したビツトの内容を更新することにより
書き換える。比較回路7は、マツプ12から読み
出されたビツト内容、即ち、前回のカウンタ10
によるスキヤン時の連続キーの押下状態と、今回
のスキヤンによる押下信号PSの内容から、連続
キーが今回のスキヤン時も押下状態にあるのか、
既に押下状態が解除されたのか、また新たに押入
状態に入つたのかを検出し、CPU3に信号ISと
して通知する。この信号ISは検出結果の状態情報
を含ませることが可能な信号であり、処理装置は
この信号と同時に状態情報を受けるようにしても
よいし、この信号ISに基づいて読み出すようにし
て状態情報を受けるようにしてもよい。即ち、マ
ツプ12のビツト内容が「0」で信号PSが
「1」の時は、キーは今回のスキヤン時から押下
されたことになり、信号ISによりCPU3にその
旨通知し、CPU3はメモリ5に、レジスタ6の
内容、即ち新たに押下された連続キーのアドレス
ADSをキー情報KIFとして格納させる。また、ビ
ツト内容が「1」で信号PSも「1」の場合に
は、キーは前回及び今回のスキヤン時も引き続き
押下状態にあり、信号ISによりその旨CPU3に
通知し、CPU3はメモリ5に、前回と同じアド
レスADSを格納させる。更に、ビツト内容が
「1」で信号PSが「0」の場合には、キーは今回
のスキヤン時からその押下状態が解除されたこと
になり、信号ISによりCPU3にその旨通知す
る。この場合、CPU3は、メモリ5に当該連続
キーに関する未処理のキー情報KIFが蓄積されて
いる場合には、それ等の情報KIFを棄てさせ、そ
れまで行なつていた、押下状態の解除された連続
キーに対応した処理を直ちに中断する。なお、ビ
ツト内容及び信号PSが共に「0」の場合には、
連続キーは前回及び今回のスキヤン時共に押下状
態にないので、比較回路7はCPU3に何らの通
知も行なわない。 Since the present invention has the above-described configuration, when a consecutive key among the keys 8 on the keyboard is pressed, the contacts corresponding to the pressed consecutive keys on the key matrix 11 become conductive. On the other hand, the counter 10 updates the address ADS and sequentially updates the matrix 11.
and the address being scanned.
Output ADS to register 6 and key map 12. The key map 12 has a bit corresponding to each consecutive key on the keyboard, and each bit indicates the pressed state of each consecutive key, that is, "1" when the key is pressed, and "1" when the key is not pressed. 0" is written. Therefore, when the address ADS of a consecutive key is output from the counter 10 to the map 12, the bit contents corresponding to the address ADS are read out to the comparator circuit 7. On the other hand, the pressed state of a continuous key is determined from the matrix 11 to the map 12 as a pressed signal PS (the signal PS is "1" when the key is pressed, and "0" when it is not pressed) when the matrix 11 is scanned based on the address ADS. and comparison circuit 7
After reading the bit contents from the address ADS from the counter 10 to the comparison circuit 7, the map 12 calculates the pressed state of the consecutive keys at the address ADS based on the press signal PS and the corresponding key. Rewrite by updating the bit contents. The comparison circuit 7 compares the bit contents read from the map 12, that is, the previous counter 10.
Based on the pressed state of the continuous key during the scan and the contents of the pressed signal PS during the current scan, check whether the continuous key is also pressed during the current scan.
It detects whether the pressed state has already been released or whether the pressed state has newly entered, and notifies the CPU 3 as a signal IS. This signal IS is a signal that can contain state information of the detection result, and the processing device may receive the state information at the same time as this signal, or read the state information based on this signal IS. You may also receive That is, when the bit content of map 12 is "0" and the signal PS is "1", it means that the key has been pressed since the current scan, and the CPU 3 is notified of this by the signal IS, and the CPU 3 writes the memory 5. , the contents of register 6, that is, the address of the newly pressed consecutive key.
Store ADS as key information KIF. Furthermore, if the bit content is "1" and the signal PS is also "1", the key continues to be pressed during the previous and current scans, and the signal IS notifies the CPU 3 of this fact, and the CPU 3 stores the memory 5. , store the same address ADS as last time. Further, if the bit content is "1" and the signal PS is "0", the pressed state of the key is released from the current scan, and the CPU 3 is notified of this by the signal IS. In this case, if unprocessed key information KIF regarding the relevant consecutive key is stored in the memory 5, the CPU 3 discards such information KIF and cancels the previously pressed state. Immediately interrupts processing corresponding to consecutive keys. In addition, if the bit content and signal PS are both "0",
Since the continuous key was not pressed during both the previous and current scans, the comparison circuit 7 does not send any notification to the CPU 3.
なお、上述の実施例は、キー8の押下状態を記
録するキーマツプ12を連続キーについてのみ続
けた場合について述べたが、キーマツプ12は少
なくとも連続キーについて設ける限り、他の通常
にキーについても設けることは自由であり、マツ
プ12等によりキーボード上の全てのキー8の押
下状態を検出するようにすることも当然可能であ
る。 In addition, although the above-mentioned embodiment described the case where the key map 12 that records the pressed state of the key 8 is continued only for consecutive keys, the key map 12 may also be provided for other ordinary keys as long as it is provided for at least the consecutive keys. is free, and it is naturally possible to detect the pressed states of all keys 8 on the keyboard using the map 12 or the like.
(7) 発明の効果
以上、説明したように、本発明によれば、少な
くとも連続キーの押下状態を記録するキーマツプ
12及び、キーマツプ12の内容とキーマトリク
ス11からの押下信号PSから連続キーの押下状
態の変化をCPU3に通知する比較回路7を設け
たので、連続キーの押下状態の変化、特に押下状
態の解除をCPU3に通知することが可能とな
り、例えば、スクロールアツプ・ダウン等を連続
キーで指示した場合に、キーの押下を止めた後
は、メモリ5中の、CPU3が未処理のスクロー
ルアツプ・ダウンに対応するキー情報KIFは直ち
に棄てられて以後の処理は中止されるので、オペ
レータのキー操作とデイスプレイ2上の表示が見
掛け上対応するようになり、操作性を大きく向上
させることができる。(7) Effects of the Invention As explained above, according to the present invention, there is a key map 12 that records at least the press state of successive keys, and the press of successive keys is determined based on the contents of the key map 12 and the press signal PS from the key matrix 11. Since the comparison circuit 7 is provided to notify the CPU 3 of changes in the state, it is possible to notify the CPU 3 of changes in the pressed state of consecutive keys, especially the release of the pressed state. If the operator stops pressing the key when instructed, the key information KIF corresponding to the scroll up/down that has not been processed by the CPU 3 in the memory 5 will be immediately discarded and subsequent processing will be aborted. Key operations and the display on the display 2 appear to correspond, and operability can be greatly improved.
第1図は本発明によるキーボード制御回路の一
実施例が適用された、表示装置の一例を示す回路
図、第2図は従来のキーボード制御回路が用いら
れた表示装置を示す図である。
1……キーボード制御回路、3……CPU、5
……メモリ、7……比較回路、8……キー、9…
…表示装置、11……キーマトリクス、12……
キーマツプ、PS……押下信号、KIF……キー情
報、ADS……アドレス。
FIG. 1 is a circuit diagram showing an example of a display device to which an embodiment of the keyboard control circuit according to the present invention is applied, and FIG. 2 is a diagram showing a display device using a conventional keyboard control circuit. 1...Keyboard control circuit, 3...CPU, 5
...Memory, 7...Comparison circuit, 8...Key, 9...
...Display device, 11...Key matrix, 12...
Key map, PS...press signal, KIF...key information, ADS...address.
Claims (1)
続キー及び、キーマトリクスを有し、押下された
キーをキーマトリクスを介して検出し、当該キー
のアドレスを前記メモリ中にキー情報として格納
し、処理装置は前記メモリ中のキー情報を順次読
み出して押下されたキーに対応した処理を行う装
置において、 少なくとも連続キーの押下状態を記録するキー
マツプと、 順次更新されるキーアドレスに対応する当該キ
ーマツプの内容と同一キーアドレスに対応する前
記キーマトリクスからの信号内容とを比較するこ
とにより、キーが新たに押下されたこと、キーが
押下され続けていること、及びキーが離されたこ
ととを検出して前記処理装置にその旨を通知する
比較回路とを備えるとともに、 前記処理装置は、当該比較回路よりキーが離さ
れたことが通知された時に、前記メモリ中に未処
理状態で蓄積されているキー情報に対応した処理
をしないことを特徴とするキーボード制御方式。[Claims] 1. A processing device, a memory connected to the processing device, a continuous key, and a key matrix, which detects a pressed key via the key matrix, and stores the address of the key in the memory. The processing device sequentially reads out the key information in the memory and performs processing corresponding to the pressed key, at least a key map that records the pressed state of consecutive keys, and a key address that is updated sequentially. By comparing the content of the key map corresponding to the key address with the signal content from the key matrix corresponding to the same key address, it can be determined that the key has been newly pressed, that the key continues to be pressed, and that the key has been released. and a comparison circuit that detects that the key has been released and notifies the processing device accordingly, and the processing device stores the unused data in the memory when the comparison circuit notifies that the key has been released. A keyboard control method characterized by not performing processing corresponding to key information stored in a processing state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107266A JPS58223835A (en) | 1982-06-22 | 1982-06-22 | Keyboard control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107266A JPS58223835A (en) | 1982-06-22 | 1982-06-22 | Keyboard control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58223835A JPS58223835A (en) | 1983-12-26 |
| JPS6237406B2 true JPS6237406B2 (en) | 1987-08-12 |
Family
ID=14454692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107266A Granted JPS58223835A (en) | 1982-06-22 | 1982-06-22 | Keyboard control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223835A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429904U (en) * | 1987-08-17 | 1989-02-22 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646375B2 (en) * | 1984-02-29 | 1994-06-15 | 株式会社ピ−エフユ− | Keyboard controller |
| JPS6118023A (en) * | 1984-07-03 | 1986-01-25 | Canon Inc | Key input controller |
| JPS61107417A (en) * | 1984-10-30 | 1986-05-26 | Toshiba Corp | Keyboard control system |
| JPH061426B2 (en) * | 1985-01-23 | 1994-01-05 | 松下電器産業株式会社 | Operation switch circuit |
-
1982
- 1982-06-22 JP JP57107266A patent/JPS58223835A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429904U (en) * | 1987-08-17 | 1989-02-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58223835A (en) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63156236A (en) | Register device | |
| JP2522258B2 (en) | Signal processor | |
| JPS6237406B2 (en) | ||
| JPS645344B2 (en) | ||
| JP2976456B2 (en) | Protocol trace device | |
| JP2818555B2 (en) | Keyboard with function key guide display | |
| JPS6356685A (en) | Time followup type automatic brightness adjustment system | |
| JP2830239B2 (en) | Input display control device | |
| JPS6111751Y2 (en) | ||
| JPS619684A (en) | Default screen display system | |
| JPH02118815A (en) | keyboard control device | |
| JPS6299819A (en) | Message display method | |
| JPS61231591A (en) | Image display unit | |
| JPH01281546A (en) | Error detector for bit map memory | |
| JPS6365946B2 (en) | ||
| JPS6349950A (en) | File exclusive control device | |
| JPS5887648A (en) | Picture processor | |
| JPS63276648A (en) | Data reading-out system | |
| JPH0769956B2 (en) | Image input device | |
| JPH02103646A (en) | Monitoring device | |
| JPS6349949A (en) | File exclusive control device | |
| JPS60254280A (en) | Picture processor | |
| JPH02244339A (en) | Fault analyzing circuit | |
| JPH0378793A (en) | Cursor display control device | |
| JPH0758504B2 (en) | Image input device |