JPS6237566B2 - - Google Patents
Info
- Publication number
- JPS6237566B2 JPS6237566B2 JP56159320A JP15932081A JPS6237566B2 JP S6237566 B2 JPS6237566 B2 JP S6237566B2 JP 56159320 A JP56159320 A JP 56159320A JP 15932081 A JP15932081 A JP 15932081A JP S6237566 B2 JPS6237566 B2 JP S6237566B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- line
- photocoupler
- bidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Networks Using Active Elements (AREA)
- Bidirectional Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はデータ送受信装置等に用いられるフオ
トカプラ、さらに詳しく云えば、半二重的アイソ
レーシヨン形データ送受信ラインに適するフオト
カプラに関する。
トカプラ、さらに詳しく云えば、半二重的アイソ
レーシヨン形データ送受信ラインに適するフオト
カプラに関する。
フオトカプラを用いたデータ送受信装置では従
来は次のような欠点があつた。
来は次のような欠点があつた。
まず 半二重的使用によるアイソレーシヨン形
データ送受信ラインにおいては、必らず受信（入
力）ライン用フオトカプラと送信（出力）ライン
用フオトカプラの２ケを使用しなければならず、
装置間インタフエース線を多くさせる要因になつ
ていた。
データ送受信ラインにおいては、必らず受信（入
力）ライン用フオトカプラと送信（出力）ライン
用フオトカプラの２ケを使用しなければならず、
装置間インタフエース線を多くさせる要因になつ
ていた。
次に 従来のフオトカプラ１ケ使用により双方
向性ラインを実現させるためには、フオトカプラ
以外に受信（入力）／送信（出力）セレクタ回路
用素子が必要であつた。なお、当然ながら現在ま
でまだフオトカプラ使用による双方向性ラインを
実現した回路はない。
向性ラインを実現させるためには、フオトカプラ
以外に受信（入力）／送信（出力）セレクタ回路
用素子が必要であつた。なお、当然ながら現在ま
でまだフオトカプラ使用による双方向性ラインを
実現した回路はない。
次に 上記の理由によりアイソレーシヨン形
インタフエース回路のパツケージ実装において、
高密度実装に支障をきたしていた。
インタフエース回路のパツケージ実装において、
高密度実装に支障をきたしていた。
さらに 上記〜アイソレーシヨン形の多ポ
イントPIOインターフエイス接続の場合には〜
の理由により安価なインターフエイス接続がで
きなかつた。
イントPIOインターフエイス接続の場合には〜
の理由により安価なインターフエイス接続がで
きなかつた。
さらには アイソレーシヨン形PIOインターフ
エイスにおいて、入力ラインと出力ラインがドラ
イバー／レシーバ（フオトカプラ）回路で固定に
されているため、入力（または出力）ラインに未
使用分があるにもかかわらず出力（または入力）
ラインが不足した時には、異機種装置間のインタ
ーフエイス接続が容易でなかつた。
エイスにおいて、入力ラインと出力ラインがドラ
イバー／レシーバ（フオトカプラ）回路で固定に
されているため、入力（または出力）ラインに未
使用分があるにもかかわらず出力（または入力）
ラインが不足した時には、異機種装置間のインタ
ーフエイス接続が容易でなかつた。
本発明の目的は前述の諸問題を解決できる双方
向性のフオトカプラを提供することにある。
向性のフオトカプラを提供することにある。
前記目的を達成するために本発明による双方向
性フオトカプラは第１の発光素子と、前記第１の
発光素子の光を受け、入出力モード信号によつて
その出力を開閉する第１の受光素子と、前記入出
力モード信号の反転信号によつてその出力を開閉
するゲートと、前記ゲートの出力に接続された第
２の発光素子と、前記第１の発光素子に直列接続
され、前記第２の発光素子の光を受ける第２の受
光素子とからなるとともに前記第１の発光素子と
第２の受光素子との接続点に接続された第１端子
と、前記第１の受光素子の出力に接続された第２
端子と、前記ゲートの一方の入力に接続された第
３端子とを備え、出力モード信号の入力によつて
前記第１の受光素子の出力を禁止するとともに前
記ゲートの出力を開にして送信を行い、入力モー
ド信号の入力によつて前記ゲートの出力を禁止す
るとともに前記第１の受光素子の出力を開にして
受信するように構成してある。
性フオトカプラは第１の発光素子と、前記第１の
発光素子の光を受け、入出力モード信号によつて
その出力を開閉する第１の受光素子と、前記入出
力モード信号の反転信号によつてその出力を開閉
するゲートと、前記ゲートの出力に接続された第
２の発光素子と、前記第１の発光素子に直列接続
され、前記第２の発光素子の光を受ける第２の受
光素子とからなるとともに前記第１の発光素子と
第２の受光素子との接続点に接続された第１端子
と、前記第１の受光素子の出力に接続された第２
端子と、前記ゲートの一方の入力に接続された第
３端子とを備え、出力モード信号の入力によつて
前記第１の受光素子の出力を禁止するとともに前
記ゲートの出力を開にして送信を行い、入力モー
ド信号の入力によつて前記ゲートの出力を禁止す
るとともに前記第１の受光素子の出力を開にして
受信するように構成してある。
前記構成のフオトカプラを用いれば従来の諸問
題はすべて解決され、本発明の目的は完全に達成
される。
題はすべて解決され、本発明の目的は完全に達成
される。
以下、図面を参照して本発明をさらに詳しく説
明する。
明する。
第１図は本発明による双方向性フオトカプラを
使用した装置Ｘ，Ｙの結合図を示す図である。図
において、１，６はデータ処理部、２，７は8216
双方向性バスドライバ／レシーバ回路、３，８は
8255パラレルインプツト／アウトプツト回路、
４，９はインプツト／アウトプツトモード制御回
路および５，１０は双方向性フオトカプラを示し
ており、各装置間は双方向性データライン１５を
介してデータの送受信が可能なように構成されて
いる。
使用した装置Ｘ，Ｙの結合図を示す図である。図
において、１，６はデータ処理部、２，７は8216
双方向性バスドライバ／レシーバ回路、３，８は
8255パラレルインプツト／アウトプツト回路、
４，９はインプツト／アウトプツトモード制御回
路および５，１０は双方向性フオトカプラを示し
ており、各装置間は双方向性データライン１５を
介してデータの送受信が可能なように構成されて
いる。
装置Ｘ→Ｙへのデータ送信（出力）時には、装
置Ｘのインプツト／アウトプツトモード制御回路
４で8216双方向性バスドライバ／レシーバ回路
２、パラレルインプツト／アウトプツト回路３、
双方向性フオトカプラ５を送信（出力）モードに
セツトし一方、装置Ｙ側のインプツト／アウトプ
ツトモード制御回路９で8216双方向性バスドライ
バ／レシーバ回路７、パラレルインプツト／アウ
トプツト回路８、双方向性フオトカプラ５を受信
（入力）モードにセツトした後、装置Ｘのデータ
処理部１→線１１→8216双方向性バスドライバ／
レシーバ回路２→線１２→パラレルインプツト／
アウトプツト回路３→線１３→双方向性フオトカ
プラ５→線１４→線１５を経て装置Ｙへデータを
送信（出力）する。
置Ｘのインプツト／アウトプツトモード制御回路
４で8216双方向性バスドライバ／レシーバ回路
２、パラレルインプツト／アウトプツト回路３、
双方向性フオトカプラ５を送信（出力）モードに
セツトし一方、装置Ｙ側のインプツト／アウトプ
ツトモード制御回路９で8216双方向性バスドライ
バ／レシーバ回路７、パラレルインプツト／アウ
トプツト回路８、双方向性フオトカプラ５を受信
（入力）モードにセツトした後、装置Ｘのデータ
処理部１→線１１→8216双方向性バスドライバ／
レシーバ回路２→線１２→パラレルインプツト／
アウトプツト回路３→線１３→双方向性フオトカ
プラ５→線１４→線１５を経て装置Ｙへデータを
送信（出力）する。
装置Ｙは装置Ｘからの送信（出力）データを線
１６→双方向性フオトカプラ１０→線１７→8255
パラレルインプツト／アウトプツト回路８→線１
８→8216双方向性バスドライバ／レシーバ回路７
→線１９→データ処理部６にて受信（入力）す
る。
１６→双方向性フオトカプラ１０→線１７→8255
パラレルインプツト／アウトプツト回路８→線１
８→8216双方向性バスドライバ／レシーバ回路７
→線１９→データ処理部６にて受信（入力）す
る。
上記とは反対に装置Ｘが装置Ｙからのデータ受
信（入力）時には、装置Ｘのインプツト／アウト
プツトモード制御回路４で8216双方向性バスドラ
イバ／レシーバ回路２、8255パラレルインプツ
ト／アウトプツト回路３、双方向性フオトカプラ
５を受信（入力）モードにセツトし、装置Ｙのイ
ンプツト／アウトプツトモード制御回路９で8216
双方向性バスドライバ／レシーバ回路７、8255パ
ラレルインプツト／アウトプツト回路８、双方向
性フオトカプラ１０を送信（出力）モードにセツ
ト後、装置Ｙのデータ処理部６→線１９→8216双
方向性バスドライバ／レシーバ回路７→線１８→
8255パラレルインプツト／アウトプツト回路８→
線２０→双方向性フオトカプラ１０→線１９→線
１５を経て装置Ｘへデータを送信（出力）する。
信（入力）時には、装置Ｘのインプツト／アウト
プツトモード制御回路４で8216双方向性バスドラ
イバ／レシーバ回路２、8255パラレルインプツ
ト／アウトプツト回路３、双方向性フオトカプラ
５を受信（入力）モードにセツトし、装置Ｙのイ
ンプツト／アウトプツトモード制御回路９で8216
双方向性バスドライバ／レシーバ回路７、8255パ
ラレルインプツト／アウトプツト回路８、双方向
性フオトカプラ１０を送信（出力）モードにセツ
ト後、装置Ｙのデータ処理部６→線１９→8216双
方向性バスドライバ／レシーバ回路７→線１８→
8255パラレルインプツト／アウトプツト回路８→
線２０→双方向性フオトカプラ１０→線１９→線
１５を経て装置Ｘへデータを送信（出力）する。
装置Ｘは装置Ｙからの送信（出力）データを線
１４→双方向性フオトカプラ５→線２１→8255パ
ラレルインプツト／アウトプツト回路３→線１２
→8216双方向性バスドライバ／レシーバ回路２→
線１１→データ処理部１にて受信（入力）する。
１４→双方向性フオトカプラ５→線２１→8255パ
ラレルインプツト／アウトプツト回路３→線１２
→8216双方向性バスドライバ／レシーバ回路２→
線１１→データ処理部１にて受信（入力）する。
次に、第２図により本発明による双方向性カプ
ラの一実施例を説明する。
ラの一実施例を説明する。
図においてピン１〜８は第１図の双方向性フオ
トカプラ５または１０の端子１〜８にそれぞれ対
応している。第１図から明らかなようにピン１に
は抵抗R1を介して、Vccが接続され、ピン８には
直接Vccが接続される。
トカプラ５または１０の端子１〜８にそれぞれ対
応している。第１図から明らかなようにピン１に
は抵抗R1を介して、Vccが接続され、ピン８には
直接Vccが接続される。
ピン２（第１端子）には双方向性データライン
線１５が、ピン６にはTTLレベルの入出力選択
信号線２２または２３が接続される。ピン５（第
２端子）には双方向性データラインからのデータ
を受けるTTLレベルの線２１または１７が、ピ
ン７（第３端子）には双方向性データラインへデ
ータを送出するTTLレベルの線１３または２１
が接続される。ピン３は、GNDが接続される。
なお上記ピンのうちピン１，２，３は送受信装置
に組込んだときの相手側装置と結ぶ外部入出力端
子で、第１図で云えば、Ｘ，Ｙ装置を結合するケ
ーブルが接続される。
線１５が、ピン６にはTTLレベルの入出力選択
信号線２２または２３が接続される。ピン５（第
２端子）には双方向性データラインからのデータ
を受けるTTLレベルの線２１または１７が、ピ
ン７（第３端子）には双方向性データラインへデ
ータを送出するTTLレベルの線１３または２１
が接続される。ピン３は、GNDが接続される。
なお上記ピンのうちピン１，２，３は送受信装置
に組込んだときの相手側装置と結ぶ外部入出力端
子で、第１図で云えば、Ｘ，Ｙ装置を結合するケ
ーブルが接続される。
発光素子３１ａと受光素子３１ｂは第１フオト
カプラを、発光素子３２ａと受光素子３２ｂは第
２フオトカプラを形成している。入力／出力モー
ドを選択するセレクタ回路は受光素子３１ｂと、
ゲート３３ａより構成されている。
カプラを、発光素子３２ａと受光素子３２ｂは第
２フオトカプラを形成している。入力／出力モー
ドを選択するセレクタ回路は受光素子３１ｂと、
ゲート３３ａより構成されている。
ピン６に入力モード“１”が加えられると、受
光素子３１ｂは開、ゲート３３ａは閉となるた
め、第１フオトカプラ３１の出力が、ピン６より
取出し可能となる。したがつて双方向性データラ
インより入力するON／OFFのデータ信号に対応
して線２７でON（IF電流ON）／OFF（IF電流
OFF）した信号によつて線２９が“0/1"とな
り、ピン５より、入力（ON／OFF）データが検
出される。
光素子３１ｂは開、ゲート３３ａは閉となるた
め、第１フオトカプラ３１の出力が、ピン６より
取出し可能となる。したがつて双方向性データラ
インより入力するON／OFFのデータ信号に対応
して線２７でON（IF電流ON）／OFF（IF電流
OFF）した信号によつて線２９が“0/1"とな
り、ピン５より、入力（ON／OFF）データが検
出される。
一方、ピン６に出力モード“０”が加えられる
と受光素子３１ｂは閉、ゲート３３ａは開となる
ため第２フオトカプラ３２の出力が取出し可能と
なる。したがつて今度はピン７に入力する“1/
０”のデータが線２８をON（ｃ電流ON）／
OFF（ｃ電流OFF）させ、ピン２よりデータ
が出力される。
と受光素子３１ｂは閉、ゲート３３ａは開となる
ため第２フオトカプラ３２の出力が取出し可能と
なる。したがつて今度はピン７に入力する“1/
０”のデータが線２８をON（ｃ電流ON）／
OFF（ｃ電流OFF）させ、ピン２よりデータ
が出力される。
本発明による双方向性フオトカプラは以上説明
したように、フオトカプラ内に入力／出力モード
のセレクタ回路を設けて、外部からの入力／出力
選択制御を可能にさせ、１ケのフオトカプラの同
一ライン（ピン）を入力／出力ライン（ピン）と
することができるので、半二重的なアイソレーシ
ヨン形データ送受信ラインに用いると次のような
種々の利点を有する。
したように、フオトカプラ内に入力／出力モード
のセレクタ回路を設けて、外部からの入力／出力
選択制御を可能にさせ、１ケのフオトカプラの同
一ライン（ピン）を入力／出力ライン（ピン）と
することができるので、半二重的なアイソレーシ
ヨン形データ送受信ラインに用いると次のような
種々の利点を有する。
送信ライン／受信ラインが共用できて装置間
インターフエイス線を少なくさせることができ
る。
インターフエイス線を少なくさせることができ
る。
アイソレーシヨン形PIOインタフエイスにお
いて、入力ライン／出力ラインが固定されない
ために、異機種装置接続が容易となる。
いて、入力ライン／出力ラインが固定されない
ために、異機種装置接続が容易となる。
アイソレーシヨン形インタフエイス回路のパ
ツケージ実装において高密度実装が可能にな
る。
ツケージ実装において高密度実装が可能にな
る。
アイソレーシヨン形多ポイントPIOインター
フエイス接続の場合に安価な異機種装置間のイ
ンタフエイス接続ができる。
フエイス接続の場合に安価な異機種装置間のイ
ンタフエイス接続ができる。
第１図は本発明による双方向性フオトカプラを
使用した装置Ｘ，Ｙの結合図、第２図は本発明に
よる双方向性フオトカプラの一実施例を示す回路
図である。 １，６…データ処理部、２，７…8216双方向性
バスドライバ／レシーバ回路、３，８…8255パラ
レルインプツト／アウトプツト回路、４，９…イ
ンプツト／アウトプツトモード制御回路、５，１
０…双方向性フオトカプラ、３１…第１フオトカ
プラ、３２…第２フオトカプラ、３３…セレクタ
回路。
使用した装置Ｘ，Ｙの結合図、第２図は本発明に
よる双方向性フオトカプラの一実施例を示す回路
図である。 １，６…データ処理部、２，７…8216双方向性
バスドライバ／レシーバ回路、３，８…8255パラ
レルインプツト／アウトプツト回路、４，９…イ
ンプツト／アウトプツトモード制御回路、５，１
０…双方向性フオトカプラ、３１…第１フオトカ
プラ、３２…第２フオトカプラ、３３…セレクタ
回路。
Claims (1)
- １ 第１の発光素子３１ａと、前記第１の発光素
子３１ａの光を受け、入出力モード信号によつて
その出力を開閉する第１の受光素子３１ｂと、前
記入出力モード信号の反転信号によつてその出力
を開閉するゲート３３ａと、前記ゲート３３ａの
出力に接続された第２の発光素子３２ａと、前記
第１の発光素子３１ａに直列接続され、前記第２
の発光素子３２ａの光を受ける第２の受光素子３
２ｂとからなるとともに前記第１の発光素子３１
ａと第２の受光素子３２ｂとの接続点に接続され
た第１端子と、前記第１の受光素子３１ｂの出力
に接続された第２端子と、前記ゲート３３ａの一
方の入力に接続された第３端子とを備え、出力モ
ード信号の入力によつて前記第１の受光素子３１
ｂの出力を禁止するとともに前記ゲート３３ａの
出力を開にして送信を行い、入力モード信号の入
力によつて前記ゲート３３ａの出力を禁止すると
ともに前記第１の受光素子３１ｂの出力を開にし
て受信することを特徴とする双方向性フオトカプ
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159320A JPS5860813A (ja) | 1981-10-06 | 1981-10-06 | 双方向性フオトカプラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159320A JPS5860813A (ja) | 1981-10-06 | 1981-10-06 | 双方向性フオトカプラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860813A JPS5860813A (ja) | 1983-04-11 |
| JPS6237566B2 true JPS6237566B2 (ja) | 1987-08-13 |
Family
ID=15691217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159320A Granted JPS5860813A (ja) | 1981-10-06 | 1981-10-06 | 双方向性フオトカプラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860813A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429049A (en) * | 1977-08-09 | 1979-03-03 | Omron Tateisi Electronics Co | Method of making electromagnet |
-
1981
- 1981-10-06 JP JP56159320A patent/JPS5860813A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5860813A (ja) | 1983-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912724A (en) | Bidirectional bus arrangement for a digital communication system | |
| EP0032992B1 (en) | Circuit for interfacing a half-duplex digital data line with a simplex transmitting and a simplex receiving line, and vice-versa | |
| JPS6237566B2 (ja) | ||
| JPH0327132B2 (ja) | ||
| US5157599A (en) | Serial data communication system and apparatus | |
| JPS58170256A (ja) | インタ−フエイス | |
| JP2991081B2 (ja) | 非同期式シリアル通信回線網 | |
| JPH0370423B2 (ja) | ||
| JP3881088B2 (ja) | コンピュータ装置 | |
| US4447813A (en) | Programmable bus for the control of electronic apparatus | |
| SU1406619A1 (ru) | Устройство дл приема и передачи информации | |
| JPS5924206Y2 (ja) | 光伝送システム | |
| JPH07221679A (ja) | 差動信号伝送システムの断線検出装置 | |
| JPS6331977B2 (ja) | ||
| JP3615941B2 (ja) | データバス | |
| JPH01238330A (ja) | 光伝送装置 | |
| JPH0426903Y2 (ja) | ||
| SU1179410A1 (ru) | Линейный блок системы телемеханики | |
| JPS60105182A (ja) | コネクタ装置 | |
| EP0210506A3 (en) | Transmitting and receiving device | |
| JPH07297790A (ja) | 半二重通信方式のシリアル通信回路および通信システム | |
| JPH01114129A (ja) | 光信号および電気信号の受信回路 | |
| KR20020053381A (ko) | 시리얼 통신장치 | |
| JPH05126853A (ja) | 電子式電力量計の通信回路 | |
| JPH0546362Y2 (ja) |