JPS6237869B2

JPS6237869B2 -

Info

Publication number: JPS6237869B2
Application number: JP54155625A
Authority: JP
Inventors: Eisaku Akutsu; Shigeo Matsura
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1979-12-03
Filing date: 1979-12-03
Publication date: 1987-08-14
Also published as: US4337486A; JPS5679583A; GB2065403B; GB2065403A

Description

【発明の詳細な説明】本発明は、テレビジヨン受像機の自動プリセツ
ト装置に関するものである。

テレビジヨン受像機の選局装置として、電子チ
ユーナを使用し、これに印加する同調電圧を可変
抵抗器によつてプリセツトする方法が多く使用さ
れている。しかし、可変抵抗器によるプリセツト
方法は操作が面倒で時間がかかるため、近年はＤ
−Ａ変換器によつて同調電圧を発生し、Ｄ−Ａ変
換器に入力するデジタル信号を自動的に設定する
いわゆる電圧シンセサイザを採用する方法にあ
る。

代表的な電圧シンセサイザ選局装置のブロツク
図を第１図に示す。図において、１は電子チユー
ナ、２は映像IF回路、３はAFC（自動周波数制
御）電圧検出回路、４は同期信号判定回路、５は
プリセツト制御回路、６はパルス幅変調回路、７
は積分回路、８は記憶回路、９はチヤネル選局ス
イツチ、１０はプリセツトスイツチ、１１は受信
バンド切替回路である。ここで、パルス幅変調回
路６と積分回路７は、入力したデジタル信号を直
流電圧に変換するＤ−Ａ変換器を構成している。

通常のチヤネル選局はつぎのように行なわれ
る。選局したいチヤネルの選局スイツチ９を押す
と、記憶回路８の中のそのスイツチに対応した番
地に記憶されているデジタル信号が読出されて、
これがパルス幅変調回路６に入力される。パルス
幅変調回路６は、デジタル信号に対応してパルス
幅が決められた矩形波を出力する。これを積分回
路７によつて直流電圧化して電子チユーナに印加
することによつて希望チヤネルが受信される。

このような選局回路の場合、選局する前にあら
かじめ記憶回路８には希望のチヤネルを受信する
ためのデジタル信号を記憶しておく必要がある。
このチヤネルの設定方法には各種あるが、手動ス
イツチの操作中、パルス幅変調回路６に入力する
デジタル信号を連続的に変化して希望チヤネルを
探す手動プリセツト方法や、パルス幅変調回路６
に入力するデジタル信号を連続的に変化し、放送
を受信したら自動的に停止してその時のデジタル
信号を記憶するサーブ・プリセツト方法や、さら
にサーチ・プリセツトによつてパルス幅変調回路
６に入力するデジタル信号を自動的かつ連続的に
変化して次の放送局を探し、つぎつぎと記憶する
自動プリセツト方法などが代表的な方法である。
特に、自動プリセツト方法は簡単な操作で速く、
しかも正確にプリセツトする方法として広く採用
されている。

自動プリセツト方式では、プリセツト・スイツ
チ１０を押すと、パルス幅変調回路６と積分回路
７より成るＤ−Ａ変換器は低い電圧値に徐々に高
い電圧値に変化する掃引電圧を出力し、これによ
つて電子チユーナは低い周波数から掃引を開始す
る。掃引電圧を発生するにはパルス幅変調回路６
に入力するデジタル信号値を徐々に変化すればよ
い。

そして電子チユーナが放送局を受信すると、映
像IF回路２は特定のAFC電圧変化および同期信
号を出力するので、これをAFC電圧検出回路３
と同期判定回路４によつて検出して掃引を一度停
止し、その時のデジタル信号を、プリセツト制御
回路５によつて記憶回路８の所定地に書込む。そ
して再び掃引を開始してつぎの放送局を探す。

このようにして、VHFローバンド（日本では
１〜３チヤネル）の最高電圧まで掃引を終了する
と、受信バンド切替回路１１によつてVHFハイ
バンド（日本では４〜12チヤネル）に切替え、再
び最低電圧から掃引して放送局をプリセツトし、
つづいてUHFバンドに切替えて放送局はプリセ
ツトする。以上述べた動作によつて記憶回路８に
デジタル信号を記憶した後は、前述した選局動作
によつて、ワンタツチで希望のチヤネルが選局で
きる。

以上のような自動プリセツトやサーチ・プリセ
ツト方式による電圧シンセサイザは、テレビジヨ
ン受像機の選局装置として好適である。

しかし、映像IF回路２より供給されるAFC電
圧および同期信号には、受信電界が弱い電波では
雑音信号が重畳しているので、弱電界プリセツト
は困難である。また弱電界局受信時は、電子チユ
ーナ１および映像IF回路２の利得は、高感度に
なつているため、プリセツト中受信局の上下の周
波数を掃引する時に、雑音信号を検出しやすい状
態になつている。このため、正規局以外の周波数
をプリツト（誤プリセツト動作）したり、また弱
電界局の周波数のプリセツトをせずに掃引してし
まう（プリセツト・チヤネル飛び動作）ことがあ
る。

また強電界局プリセツト時には、放送波の相互
干渉によつて電子チユーナの高周波増幅回路ある
いは混合回路の３次以上の歪によつて、スプリア
ス波が発生する場合がある。例えば日本の第４チ
ヤネルの映像搬送波171.25MHzと音声搬送波
175.75MHzによつて、映像搬送波より4.5MHz低
い166.75MHzにスプリアスを生じる。したがつ
て自動プリセツトによつて、正規の第４チヤネル
の前に166.75MHzの前後の周波数を掃引する
と、AFC信号や同期信号の乱れた雑音信号が受
信され、スプリアス波をプリセツトしてしまうこ
とがある。

本発明の目的は、上述した従来技術の欠点をな
くし、弱電界局プリセツト動作や強電界局プリセ
ツト動作時の同期信号判定が正しくでき、正規の
放送局電波のみを正確にプリセツトできる自動プ
リセツト選局装置に好適な同期信号判定装置を提
供するにある。

本発明は、前記した目的を達成するために、正
規放送波を受信した場合に検出される同期信号の
時間間隔が放送方式で定められた一定間隔である
ことに着目し、１つの同期パルスが受信されてか
ら次の同期パルスが受信されることが期待される
までの時間の間、観測を行なうことにより、確に
雑音信号か正規同期パルスかを判定することを特
徴とする。

本発明の一実施例を図を用いてさらに詳細に説
明する。第２図は本発明の一実施例を示すブロツ
ク図であり、第３図は第２図のタイミングチヤー
トである。図において、２１はタイミングパルス
発生回路、２２は同期無し判定回路、２３は同期
判定回路、２４は雑音信号判定回路、２６は同期
入力中判定回路、４５はORゲート回路、３１は
同期信号タイミング波形、３２ａ，３２a′は雑音
検出タイミング波形、３３ａ，３３a′は同期信号
タイミング波形、３４ａ，３４ｂは同期無しタイ
ミング波形である。

今、電子チユーナ１の同期周波数と受信電波の
周波数とが一致していないとすると、同期信号入
力端子Ａから同期信号が入力しないので、タイミ
ングパルス発生回路２１はフリーランしている。
すなわち第３図に示すように、タイミングパルス
発生回路２１から出力された同期無し信号３４ａ
が同期無し判定回路２２に入力すると、その立上
りが検出され、検出された信号３１ａはORゲー
ト４５を経てタイミングパルス発生回路２１に入
力する。そうすると、タイミングパルス発生回路
２１は信号３１ａが入力されたｔ_0oの直後に設定
された第１時刻ｔ_1oから所定の第２時刻ｔ_2oま
で、雑音信号判定回路２４に雑音検出タイミング
信号３２ａを供給する。雑音検出タイミング信号
３２ａの持続時間は後述する信号３２a′と同じ長
さである。

第１時刻ｔ_1oから第２時刻ｔ_2oまでの間に、同
期信号入力端子Ａから雑音が入力しないと、タイ
ミングパルス発生回路２１は第２時刻ｔ_2oから所
定の第３時刻ｔ_3oまで、同期判定回路２３に同期
検出タイミング信号３３ａを供給する。同期検出
タイミング信号３３の持続時間は少なくとも後述
するt′_2oからｔ_soまでの幅を有する信号３３a′よ
りも長くする。今考えているケースにおいては、
第２時刻ｔ_2oから第３時刻ｔ_3oまでの間に同期信
号入力端子Ａから同期信号が入力しないから、タ
イミングパルス発生回路２１は第３時刻ｔ_3oに、
同期無し信号３４ｂを同期無し判定回路２２に供
給する。同期信号入力端子Ａから同期信号および
雑音が共に入力しない場合には、前記と同様の動
作が繰り返される。

次に、電子チユーナ１の同調周波数と受信電波
の周波数とが一致して、同期信号入力端子Ａから
同期信号が入力し始めた場合について説明する。
同期信号入力端子Ａを通つて印加された同期信号
Ｓ_yoがタイミング発生回路２１に入力された時刻
をt′_0oとすると、タイミングパルス発生回路２１
はt′_0oの直後に設定された第１時刻t′_1oから、その
直後の正規の同期信号Ｓ_yo+1が入力されるべき時
刻ｔ_soの直前に設定された第２時刻t′_2oまで、雑
音検出タイミング信号３２a′を雑音信号判定回路
２４に供給する。

この期間中に、同期信号に紛れ込んだ雑音信号
が同期信号入力端子Ａから入力しないと、第２時
刻t′_2oからｔ_soの後に設定された所定の時刻まで
の間、タイミングパルス発生回路２１は同期検出
タイミング信号３３a′を同期判定回路２３に供給
しようとする。この期間中に同期信号入力端子Ａ
に次の同期信号Ｓ_yo+1が入してくると、同期判定
回路２３からの出力信号がタイミングパルス発生
回路２１に入力され、タイミングパルス発生回路
２１は再スタートを始める。このため、同期検出
タイミング信号３３a′はｔ_soで終る。以後は上記
と同様の動作が繰返えされる。すなわち、前記と
同様の雑音検出タイミング信号がt′_1o+1からt′_2o+1
までの間雑音信号判定回路２４に供給され、さら
にt′_2o+1から次の同期信号Ｓ_yo+2が入力する時刻
まで同期検出タイミング信号が同期判定回路２３
に供給される。

一方、同期入力中判定回路２６は同期判定回路
２３からの上記の出力信号によりセツトされ、同
期信号に雑音信号が紛れ込まなければ、“１”出
力を接続して出力する。

次に、設定された第１時刻ｔ_1oと第２時刻ｔ_2o
の間、t′_1oとt′_2oの間あるいはt′_1o+1とt′_2o+1の間
、
つまり雑音タイミング検出信号３２ａや３２a′等
が出力されている間に同期信号入力端子Ａに信号
が加わると、雑音信号判定回路２４が動作し、雑
音信号入力中判定出力が発生する。雑音信号入力
中判定出力が発生する。タイミングパルス発生回
路２１は正規同期信号が入つた場合と同様に再ス
タートする。一方、同期信号入力中判定回路２６
の出力端子Ｂから出力されている同期信号判定出
力ｂは停止される。

なお、上記の説明において、ｔ_1oからｔ_2oまで
の期間とt′_1oからt′_2oまでの期間は等しい。

以上述べた動作によつて、時間間隔が正確で連
続入力した同期信号が受信できた時のみ同期信号
判定出力ｂが現われることになり、散発的な同期
信号や雑音信号の混入した受信電波は正常電波受
信状態外と正確に判定できることになる。それ故
に、同期信号判定出力ｂによつてプリセツト制御
回路５を制御すれば、自動プリセツトのプリセツ
ト安定度は向上する。

しかし、実際のテレビジヨン放送を受信して検
出された同期信号は、番組の切替時や多元放送等
の中継局切替時に同期信号が不連続になることが
ある。このような場合、上記の実施例の装置で
は、プリセツトの同期判定中の雑音判定期間中に
上記のような不連続な信号が入ると、正規の電波
を受信中であつても雑音電波と判定され、プリセ
ツトせずに次の放送電波のサーチを開始してしま
うという欠点があつた。

そこで、上記の実施例の欠点を解消するように
したのが本発明の他の実施例である。本実施例
は、上記の不連続な同期信号は単発的に発生する
のに対し、雑音は一般に連続的に発生していると
いう違いに鑑みてなされたものである。

本発明の他の実施例を第４図で詳細に説明す
る。図において、２５は２分周回路であり、第２
図と同じ部分は同一符号を付している。

基本的な動作は第２図の実施例とほぼ同じであ
るが、２分周回路２５を雑音信号判定回路の出力
に加えて雑音信号が連続的に２回検出された場合
に、同期入力中判定回路２６に雑音検出信号を供
給し、同期入力中判定出力を中断するブロツク構
成とした点で相違する。

このため、前述した番組切替等の単発的同期信
号の不連続信号が入力され、雑音信号判定回路２
４が該単発的同期信号を雑音信号と判別しても、
２分周回路２５からは雑音検出信号が出力されな
い。したがつて、安定に同期判定を行なうことが
できる。

前記の二つの実施例においては、プリセツト時
の同期判定を単発的同期信号の時間測定で行なつ
ているが、これでは連続入力状態を判定するには
不十分な場合がある。このような場合には同期信
号入力中判定出力端子Ｂに第５図に示すようなサ
ーチ判定中ゲート２７を接続し、さらにその後段
にプリセツト・タイミング回路２８を接続する。

これらの回路２７，２８は次のような特作をす
る。チユーナの同調電圧が所定の同調電圧にな
り、所定の受信周波数が受信できる状態になる
と、このような状態になつたことをAFC電圧検
出回路３あるいは同期信号判定回路４から出力さ
れたAFC電圧、あるいは同期信号判定出力等の
データよりサーチ終了判定回路２９は判定し、サ
ーチ判定中ゲート２７にサーチ終了信号を入力す
る。そうすると、プリセツト・タイミング回路２
８が作動を開始する。このとき、プリセツト制御
回路５からパルス幅変調回路６に送られているデ
ジタル信号の値の変化は停止され、その時のデジ
タル値がセツトされる。プリセツト・タイミング
回路２８は、サーチ終了信号が入力された時点か
ら同期信号期より十分長い時間が経過した時点で
ある、予め設定された第４時刻から、さらに同期
信号周期より十分長く設定された第５時刻までの
間、同期判定期間信号Ｃを出力する。

サーチ判定中ゲート２７にサーチ終了信号が入
力された後、予め設定された時間だけ遅れて、す
なわち第４時刻からプリセツト・タイミング回路
２８が同期判定期間信号Ｃを出力するようにした
のは、次の理由よる。すなわち、掃引されてセツ
トされたデジタル値はパルス幅変調回路６でパル
ス幅変調され、積分回路７で積分されて直流電圧
化されるが、積分回路７に積分時定数があるため
に、パルス幅変調回路６に入力するデジタル値の
同調電圧と、このとき実際に電子チユーナ１に加
えられている同調電圧とは正確には一致しない。
したがつて、積分回路７の入出力時間遅れによる
差異が収まるのを待つため、サーチ終了信号がサ
ーチ判定中ゲート２７に入力された時点より設定
された第４時刻まで同期信号判定出力を無視し、
第４時刻から第５時刻まで同期信号判定出力を監
視する必要があるためである。

この一連の動作によつて、通常選局時に出力さ
れる同調電圧と同じ電圧値によつて第４時刻から
第５時刻までの十分長い時間、例えば同期信号が
10個入力される程の長い時間、同期信号が安定に
検出されたとすると、同期信号判定出力端子Ｂに
は、上記の第４時刻から第５時刻までの間、同期
信号判定出力が連続して出力されるので、プリセ
ツト制御回路５はこれらの信号により正常電波受
信状態と判定し、プリセツト動作を行なう。一
方、第４時刻から第５時刻までの間に雑音信号判
定回路から１個又は２個の信号あるいは同期無し
判定回路から信号が出力されると、同期信号判定
出力端子Ｂに出力される同期信号判定出力は中断
するので、プリセツト制御回路５はこれらの信号
により正常電波受信状態外と判定し、プリセツト
動作を行なわない。

このような動作を繰返すことにより、正常受信
局のみが自動プリセツトされたこととなり、たま
たまプリセツト中に同期信号が不連続になつた
り、サーチ中の過渡状態により同期信号の欠落を
生じても、正常受信信号のプリセツト欠けの発生
を防ぐことが容易となつた。

本発明の主要部である同期入力中判定回路２
６、同期判定回路２３、同期無し判定回路２２、
雑音信号判定回路２４、２分周回路２５について
具体例を用いて、さらに詳細に説明する。これら
の回路例を第６図に示す。４１，４２，５２，５
３はANDゲート、４３，４４はNORゲー、４
５，４６はORゲート、４７はＴ−FF（トグルフ
リツプフロツプ）、４８，４９はNOTゲート、５
０，５１はＤ−FF（Ｄフリツプフロツプ）であ
り、第２図、第４図のブロツクとの対応関係を破
線で示す。

ここで垂直同期信号が同期信号入力端子Ａに加
わると、垂直同期信号の１発目は、タイミングパ
ルス発生回路２１から発生される信号と無関係に
入つてくるが、雑音検出タイミング期間（以後
T₁期間という）、同期検出タイミング期間（以後
T₂期間という）、あるいは同期無しタイミング
（以後T₃時点という）から再スタートしてT₁が開
始するまでの期間のうちのどこかの期間に含まれ
ることになる。そして、T₁期間、T₂期間、T₃時
点を下記のように設定すると、垂直同期信号の２
発目は必ずT₂期間に含まれるようになる。

具体的に述べると、日本のテレビジヨン方式で
は垂直同期信号周期は約16.7ｍｓである。したが
つてT₁期間を４〜８ｍｓ、T₂期間を８〜48ｍ
ｓ、T₃時点を48ｍｓに設定すると、すなわち、
第３図において、ｔ_0oを０ｍｓ、ｔ_1oを４ｍｓ、
ｔ_2oを８ｍｓ、ｔ_3oを48ｍｓに設定するとまずT₁
期間中に１発目が入力した場合は、ANDゲート
４１によつてＴ−FF４７に加えられ、Ｔ−FF４
７はセツトされる。引き続きタイミングパルス発
生回路２１はカウントアツプしてゆく。したがつ
て２発目の垂直同期信号はT₂期間中の20.7〜24.7
ｍｓの間に入力されることになり、NORゲート
４３と４４よりなるRS−FF（RSフリツプフロ
ツプ）回路はセツトされ、NORゲート４４の出
力端子Ｂに“１”出力が現れ、同期判定中出力信
号となる。またORゲート４５を経由してタイミ
ングパルス発生回路２１のリセツト信号として出
力される。したがつてタイミングパルスは再スタ
ートするので、以後の垂直同期信号はT₂期間に
入ることになる。よつてNORゲート４３，４４
よりなるRS−FFは同期判定中信号を継続したま
まである。

また１発目の垂直同期パルスがタイミングパル
ス発生データの０〜４ｍｓの間であと、T₁期間
中と同様に２発目の垂直同期はT₂期間中の16.7〜
20.7ｍｓに入力されることになり、前述のT₁期間
からの入力と同様に１発目が無視されるだけで以
後同様に動作する。

また一方、１発目の垂直同期パルスがT₂期間
中に入力した場合は１発目から同期判定中出力信
号が現われ、以後同様の動作をする。

同期信号が途切れ、T₂期間を過ぎても同期信
号が入力しなかつた場合は、T₃パルスが発生
し、NORゲート４３，４４によるRS−FFがリセ
ツトされ、同期判定中出力信号は“０”となり、
同期判定は信号入力無しとなる。またNOTゲー
ト４９、Ｄ−FF５１、ANDゲート５３よりなる
微分回路で１発パルス化され、ORゲート４５を
経由してタイミングパルス発生回路２１のリセツ
トパルスとなり、タイミングパルス発生回路２１
は再スタートする。以後この動作を繰返す。

一方、プリセツト・タイミング回路の第４時
刻、第５時刻を、第３図のｔ_0oを０ｍｓとした場
合、それぞれ160ｍｓ、320ｍｓに設定すると、サ
ーチ終了後第４時刻（以後T₄時点という）でリ
セツトパルスがORゲート４６を通つてＴ−FF４
７をリセツトする。このT₄時点以後第５時刻ま
での期間（以後T₅期間という）をプリセツト制
御回路５が監視している。このT₅期間中は160ｍ
ｓあるので垂直同期信号が９個ないし10個入力さ
れることになり、十分同期信号の連続性が確認で
きることとなる。

しかしこのT₅期間中の９個ないし10個の垂直
同期期間のT₁期間に２回雑音信号が入ると、Ｔ
−FF４７が２周して出力が“１”となり、
NOTゲート４８、Ｄ−FF５０、ANDゲート５２
よりなる微分回路によりリセツトパルス化され
NORゲート４３，４４よりなるRS−FFはリセツ
トれ同期判定中出力信号は中断する。またORゲ
ート４５を経由してタイミングパルス発生回路２
１のリセツトパルスとなる。もちろん同期判定中
出力信号がT₅期間中に中断すると、プリセツト
制御回路は正常受信信号とは見なさず欠の受信信
号をプリセツトするためサーチを再開する。ま
た、T₅期間終了まで同期判定中出力信号が継続
すれば、正常受信信号と見なし、この時の同調電
圧データを記憶する。

ところで、上の説明からもわかるようにT₂期
間を垂直同期周期の２倍以上に設定したことによ
り、第４図で説明した単発的同期信号の不練続の
正規周期時間の長い場合の同期信号欠落の誤判定
を防止することはいうまでもない。

また以上の説明からもわかるように、T₁期間
を４〜８ｍｓ、T₂期間を８〜48ｍｓと幅を広く
設定できることにより、タイミングパルス発生回
路２１の原発振クロツクの周波数許容値は周期で
T₁は16.7／８≒2.08倍、T₂は16.7／８≒2.08倍、
33.3／48≒0.69倍まで可能である。したがつて周
波数換算では約−50％、＋40％となり、IC化した
場合のRC発振回路の平均的性能±30％の変動は
許容できることになる。なお、Ｄ−FF５０，５
１の駆動クロツク（CL）は、回路動作の最小信
号時間間隔または周波数に対して十分余裕があれ
ばよいので、例えば_CL＝16KHz（Ｔ_CL＝62.5μ
ｓ）等に設定されていればよいのはいうまでもな
い。また水平同期信号でも同様の装置を構成でき
ることもいうまでもないことである。

以上の説明のごとく、本発明によれば、正常放
送のみを掃引受信した場合に正確に同期判定出力
を発生することが出来るので、正常受信のできな
い微弱電波や、強電界によるスプリアス妨害電波
を判別する能力が向上するため、サーチ・プリセ
ツトや自動プリセツトの安定度を向上することが
出来る。

また、デジタル回路で容易に構成することが出
来るため、IC化等により安価に実現できること
となり、応用回路の追加等も簡単に出来るため、
例えば通常選局時等の空チヤネルスキツプ動作等
の信号にも利用することが可能となつた。

【図面の簡単な説明】

第１図は従来の自動プリセツト選局装置のブロ
ツク図、第２図は本発明による同期信号判定装置
の一実施例のブロツク図、第３図は第２図の要部
タイミングチヤート、第４図は本発明の他の実施
例のブロツク図、第５図は本発明の実施例に付加
されるブロツク図、第６図は本発明の実施例の要
部回路図である。１……電子チユーナ、２……映像IF回路、３
……AFC電圧検出回路、４……同期信号判定回
路、５……プリセツト制御回路、６……Ｄ−Ａ変
換器、２１……タイミングパルス発生回路、２２
……同期無し判定回路、２３……同期判定回路、
２４……雑音信号判定回路、２６……同期入力中
判定回路、２７……サーチ判定中ゲート、２８…
…プリセツト・タイミング回路、４５……ORゲ
ート。

Claims

【特許請求の範囲】１同期信号を第１の入力とする雑音信号判定回
路、同期判定回路および同期無し判定回路と、該
同期無し判定回路を通つて同期信号が入力するタ
イミングパルス発生回路とを備え、該タイミング
パルス発生回路の出力を第２の入力として前記雑
音信号判定回路、同期判定回路および同期無し判
定回路に供給するようにした同期信号判定装置に
おいて、タイミングパルス発生回路は検出された
第１番目の同期信号と第２番目の同期信号の間の
所定の期間のパルス幅を有する第１のパルスを前
記第２の入力として前記雑音信号判定回路に入力
し、前記第１のパルス期間中に信号が検出された
ときには雑音信号と判定し、信号が検出されない
ときには、前記第１のパルスに引き続いて少なく
とも前記第２番目の同期信号が前記同期判定回路
に入力するまでのパルス幅を有する第２のパルス
を前記第２の入力として前記同期判定回路に入力
し、前記第２のパルス期間中に信号が検出された
ときには正規の同期信号と判定し、前記第１のパ
ルス期間中および第２のパルス期間中に信号が検
出されないときには前記第２のパルスに続いて前
記タイミング発生回路から発生される第３のパル
スを前記同期無し判定回路に入力することにより
同期無しと判定し、前記雑音信号判定回路、同期
判定回路および同期無し判定回路のうちのいずれ
かから信号が出力されたときには前記タイミング
パルス発生回路がリセツトされるようにしたこと
を特徴とする同期信号判定装置。２前記第１のパルス期間中に信号が少なくとも
２個検出されたときには雑音信号と判定するよう
にしたことを特徴とする特許請求の範囲第１項記
載の同期信号判定装置。