JPS6238080A - Horizontal oscillator - Google Patents
Horizontal oscillatorInfo
- Publication number
- JPS6238080A JPS6238080A JP60177117A JP17711785A JPS6238080A JP S6238080 A JPS6238080 A JP S6238080A JP 60177117 A JP60177117 A JP 60177117A JP 17711785 A JP17711785 A JP 17711785A JP S6238080 A JPS6238080 A JP S6238080A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- horizontal
- oscillation
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受像機用の水平発振パルスする
ものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to horizontal oscillation pulses for television receivers.
従来の技術
従来この種の水平発振器は第3図に示すような構成であ
った。水平発振回路12の発振波形はAFC回路1oに
よって水平同期信号に同期する。2. Description of the Related Art Conventionally, this type of horizontal oscillator had a configuration as shown in FIG. The oscillation waveform of the horizontal oscillation circuit 12 is synchronized with the horizontal synchronization signal by the AFC circuit 1o.
このため発振パルスは同期信号に対して固定の位相関係
をもち、またパルス幅は発振回路12の容量と抵抗値の
時定数によって決まるものであった。Therefore, the oscillation pulse has a fixed phase relationship with respect to the synchronization signal, and the pulse width is determined by the time constant of the capacitance and resistance value of the oscillation circuit 12.
発明が解決しようとする問題点
このような従来の構成では、同期信号と水平発振パルス
の位相が固定されてしまい、テレビジョン受像機の水平
方向の画面位置の位相ずれを調整することが困難であっ
た。また映像信号と、それに含まれる同期信号の位相関
係が正規でない入力信号を走査する場合に、前記の画面
位置位相ずれが大きくなってしまい、調整不可能になる
という問題があった。本発明はこのような問題点を解決
するもので、前記の正規でない入力信号を受信した場合
においても、映像信号と水平走査の位相関係を正規の信
号を受信した場合と同様に、テレビジョン受像機の水平
方向の画面位置の位相ずれを調整できるようにすること
を目的とするものである0
問題点を解決するための手段
この問題点を解決するために本発明は、発振パルスをA
FC回路に対する比較用の電圧として用いず、発振波形
をある基準電圧でスイッチングさせることにより得られ
る出力パルスをAFC回路に対する比較用電圧として用
いたものである。Problems to be Solved by the Invention In such a conventional configuration, the phases of the synchronization signal and the horizontal oscillation pulse are fixed, making it difficult to adjust the phase shift in the horizontal screen position of the television receiver. there were. Furthermore, when scanning an input signal in which the phase relationship between the video signal and the synchronization signal contained therein is not normal, the screen position phase shift described above becomes large and adjustment becomes impossible. The present invention solves these problems, and even when receiving the above-mentioned non-regular input signal, the phase relationship between the video signal and horizontal scanning can be adjusted to the same level as when receiving a regular signal. The purpose of the present invention is to make it possible to adjust the phase shift of the screen position in the horizontal direction of the machine.
Instead of being used as a comparison voltage for the FC circuit, an output pulse obtained by switching the oscillation waveform at a certain reference voltage is used as a comparison voltage for the AFC circuit.
作 用
この構成により、スイッチングに用いる基準電圧を変化
させることで、前記出力パルスの位相も追従して変化し
、同期信号に対する水平出力パルスの位相を独立して調
整できることとなる。Operation With this configuration, by changing the reference voltage used for switching, the phase of the output pulse changes accordingly, and the phase of the horizontal output pulse with respect to the synchronization signal can be adjusted independently.
実施例
第1図に示す本発明の一実施例による水平発振器のブロ
ック図において発振回路3は、発振波形の下限スイッチ
ング電圧(以下■Lと呼ぶ)と上限スイッチング電圧(
以下vHと呼ぶ)によって設定された電圧範囲内で充放
電発振をする。このvLが2段階に設定(以下vL1.
■L2と呼ぶ。ただしvL1≧■L2とする。)されて
いる。発振回路3から得られる発振パルスをフリップフ
ロップ4で分周し、この分周出力の矩形波によってvL
lとvL2 を切替えることで、−周期ごとに充放電の
周期が異なる発振波形を得る。第2図aにこの発振波形
を示す。短かい方の周期をtl、長い方の周期をt2と
すルト、vH5vL1.■L2.とtl、t2の間には
なる関係がある。ここでfは発振回路の時定数によって
決まる関数式である。tlとt2の和が水平同期信号の
1周期となる。Embodiment In the block diagram of a horizontal oscillator according to an embodiment of the present invention shown in FIG. 1, the oscillation circuit 3 has a lower limit switching voltage (hereinafter referred to as ■L) and an upper limit switching voltage (
Charge/discharge oscillation is performed within the voltage range set by VH (hereinafter referred to as vH). This vL is set in two stages (hereinafter vL1.
■It is called L2. However, vL1≧L2. ) has been done. The oscillation pulse obtained from the oscillation circuit 3 is frequency-divided by the flip-flop 4, and the rectangular wave of this frequency-divided output is used to generate vL.
By switching l and vL2, an oscillation waveform in which the charging and discharging cycles differ for each -cycle is obtained. FIG. 2a shows this oscillation waveform. The shorter period is tl, the longer period is t2, vH5vL1. ■L2. There is a relationship between tl and t2. Here, f is a functional expression determined by the time constant of the oscillation circuit. The sum of tl and t2 is one period of the horizontal synchronization signal.
第1図において、2は水平AFC回路であシ、発振回路
3から得られる前記矩形波と水平同期信号の位相差を検
出し、発振周波数を制御する。このAFC回路2によっ
て発振波形の位相は水平同期信号の位相に対して一定の
関係を有する。この発振波形を、差動アンプで構成され
る電圧比較回、 路5の一方の入力とし、基準電圧(以
下vRと呼ぶ)を他方の入力とすることにより、第2図
dに示すようなパルス出力を得る。このパルスをフリッ
プフCff7プ7によって分周して第2図eに示すパル
スを得る。このパルスが水平出力パルスとなる。したが
って前記水平出力パルスの周期(以下Tと呼ぶ)とパル
スデューティ(以下りと呼ぶ)は次式で表わすことがで
きる。In FIG. 1, a horizontal AFC circuit 2 detects the phase difference between the rectangular wave obtained from the oscillation circuit 3 and the horizontal synchronization signal, and controls the oscillation frequency. Due to this AFC circuit 2, the phase of the oscillation waveform has a certain relationship with the phase of the horizontal synchronizing signal. By using this oscillation waveform as one input of the voltage comparator circuit 5, which is composed of a differential amplifier, and using the reference voltage (hereinafter referred to as vR) as the other input, a pulse as shown in Fig. 2d is generated. get the output. This pulse is frequency-divided by flip-flop Cff7 to obtain the pulse shown in FIG. 2e. This pulse becomes the horizontal output pulse. Therefore, the period (hereinafter referred to as T) and the pulse duty (hereinafter referred to as "T") of the horizontal output pulse can be expressed by the following equation.
’r=t、+t2
D=t1/(t1+t2)
発振波形の位相に対する、電圧比較回路5の出力パルス
の位相は、基順電圧vRの電圧値を変えることによって
遅延量を変えることができる。例えば第2図aにおいて
、比較電圧vRを上げた場合、第2図dに示すパルスの
立ち下がりの位相が進む。'r=t, +t2 D=t1/(t1+t2) The amount of delay in the phase of the output pulse of the voltage comparison circuit 5 with respect to the phase of the oscillation waveform can be changed by changing the voltage value of the base voltage vR. For example, in FIG. 2a, when the comparison voltage vR is increased, the falling phase of the pulse shown in FIG. 2d advances.
フリップフロップ7がこのパルスの立ち下がりで出力を
反転するので、分周された出カッくルスの位相も進む。Since the flip-flop 7 inverts the output at the falling edge of this pulse, the phase of the frequency-divided output pulse also advances.
逆に比較電圧VRを下げだ場合は、第2図dに示すパル
スの立ち下がりの位相が遅れるため、水平出力パルスの
位相も遅れるのである。Conversely, when the comparison voltage VR is lowered, the falling phase of the pulse shown in FIG. 2d is delayed, so that the phase of the horizontal output pulse is also delayed.
発振波形はAFC回路2によって水平同期信号の位相と
合致しているだめ、水平同期信号の位相に対する水平出
力パルスの位相の遅延量が、基準電圧vRの電圧値に応
じて変えられることになるのである。また(1)式で示
したようにtlとt2の充放電の時定数は同じであるか
ら、発振波形の傾きはtl の期間とt2の期間で同じ
である。したがって比較電圧vRでスイッチングする位
相に関係なく、水平出力パルスのデユーティは一定に保
たれるのである。Since the oscillation waveform is matched with the phase of the horizontal synchronization signal by the AFC circuit 2, the amount of delay in the phase of the horizontal output pulse with respect to the phase of the horizontal synchronization signal can be changed according to the voltage value of the reference voltage vR. be. Furthermore, as shown in equation (1), since the charging/discharging time constants of tl and t2 are the same, the slope of the oscillation waveform is the same in the tl period and the t2 period. Therefore, the duty of the horizontal output pulse is kept constant regardless of the switching phase using the comparison voltage vR.
本発明では発振回路3の下限スイッチング電圧vLをv
LlとvL2 に切替えているが、上限スイッチング電
圧vHを切替えることも同様である。In the present invention, the lower limit switching voltage vL of the oscillation circuit 3 is set to v
Although switching is made between Ll and vL2, the same applies to switching the upper limit switching voltage vH.
発明の効果
以上のように本発明によれば、一定のパルスデューティ
を有する水平出力パルスの位相を、水平同期信号の位相
に独立して調整できることから、テレビジョン受像機の
水平画面位置の位相ずれの調整が容易となり、また水平
同期信号と映像信号の位相関係が正規でない入力信号を
受信した場合にも水平画面位置を正規の位相に調整する
ことが容易になる吉いう効果が得られる。Effects of the Invention As described above, according to the present invention, the phase of the horizontal output pulse having a constant pulse duty can be adjusted independently of the phase of the horizontal synchronization signal, thereby reducing the phase shift in the horizontal screen position of the television receiver. Furthermore, even when an input signal in which the phase relationship between the horizontal synchronization signal and the video signal is not normal is received, the horizontal screen position can be easily adjusted to the normal phase.
第1図は本発明の一実施例による水平発振器のブロック
図、第2図はその各部の波形図、第3図は従来の水平発
振器のブロック図である。
4.7・・・・・フリンプフロップ、5・・・・・電圧
比較回路、1,9・・・・・・水平同期信号入力端子、
2・・・・・・AFC回路、3,12・・・・−水平発
振器、6・・・・・・基準電圧入力端子、8,13・・
・・・・水平出力パルス出力端子。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第2図
(CンパFIG. 1 is a block diagram of a horizontal oscillator according to an embodiment of the present invention, FIG. 2 is a waveform diagram of each part thereof, and FIG. 3 is a block diagram of a conventional horizontal oscillator. 4.7...Flip flop, 5...Voltage comparator circuit, 1,9...Horizontal synchronization signal input terminal,
2...AFC circuit, 3, 12...-Horizontal oscillator, 6...Reference voltage input terminal, 8, 13...
...Horizontal output pulse output terminal. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 (C
Claims (1)
に設定した比較電圧を充放電の1サイクルごとに切替え
る矩形波信号を発生するフリップフロップと、前記切替
えられた比較電圧によって、1サイクルごとに異なった
充放電時間を有する発振波形を発生する前記発振回路と
、前記発振回路から得られる矩形波を水平同期信号と位
相比較する位相比較回路と、前記発振波形を一方の入力
とし、他の一方の入力に印加する基準電圧を可変とする
ことでスイッチングの位相を変えることができる電圧比
較回路と、前記電圧比較回路から得られるパルスを分周
し出力パルスを発生するフリップフロップからなり、デ
ューティが一定の出力パルスの位相を前記発振波形の位
相に対して変えられるようにしたことを特徴とする水平
発振器。A flip-flop generates a rectangular wave signal that frequency-divides the pulse generated during charging and discharging of the oscillator circuit and switches the comparison voltage set in two stages for each cycle of charging and discharging, and the switched comparison voltage is used to generate one cycle. the oscillation circuit that generates oscillation waveforms having different charging and discharging times; a phase comparison circuit that compares the phase of the rectangular wave obtained from the oscillation circuit with a horizontal synchronization signal; It consists of a voltage comparator circuit that can change the switching phase by varying the reference voltage applied to one input of the voltage comparator circuit, and a flip-flop that divides the frequency of the pulse obtained from the voltage comparator circuit and generates an output pulse, A horizontal oscillator characterized in that the phase of an output pulse having a constant duty can be changed with respect to the phase of the oscillation waveform.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177117A JPH0636557B2 (en) | 1985-08-12 | 1985-08-12 | Horizontal oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177117A JPH0636557B2 (en) | 1985-08-12 | 1985-08-12 | Horizontal oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6238080A true JPS6238080A (en) | 1987-02-19 |
| JPH0636557B2 JPH0636557B2 (en) | 1994-05-11 |
Family
ID=16025460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177117A Expired - Fee Related JPH0636557B2 (en) | 1985-08-12 | 1985-08-12 | Horizontal oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636557B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176590B2 (en) | 2002-11-05 | 2007-02-13 | Yokohama Tlo Company, Ltd. | Spiral linear motor |
-
1985
- 1985-08-12 JP JP60177117A patent/JPH0636557B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176590B2 (en) | 2002-11-05 | 2007-02-13 | Yokohama Tlo Company, Ltd. | Spiral linear motor |
| CN100466426C (en) * | 2002-11-05 | 2009-03-04 | 横滨Tlo株式会社 | Helical Linear Motor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0636557B2 (en) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307990B1 (en) | Digital PLL Circuit and Clock Generation Method | |
| JP3395818B2 (en) | PLL circuit and signal processing device using the same | |
| EP0170207A2 (en) | A write clock pulse generator used for a time base corrector | |
| US5343169A (en) | Frequency locked loop | |
| JPH02285716A (en) | Phase detector | |
| US4228462A (en) | Line oscillator synchronizing circuit | |
| US4196445A (en) | Time-base error correction | |
| JP3267260B2 (en) | Phase locked loop circuit and frequency modulation method using the same | |
| JPS6123708B2 (en) | ||
| US4327376A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| GB2034137A (en) | Dual phase-control loop horizontal deflection synchronizing circuit | |
| US4024343A (en) | Circuit arrangement for synchronizing an output signal in accordance with a periodic pulsatory input signal | |
| JPH0636557B2 (en) | Horizontal oscillator | |
| EP0140567B1 (en) | Apparatus for controlling the frequency of a voltage controlled oscillator | |
| JPS6151828B2 (en) | ||
| KR0150973B1 (en) | Oscillation frequency control device of voltage controlled oscillator | |
| EP0449198B1 (en) | Synchronized horizontal scanning at horizontal frequency multiples | |
| JP3459444B2 (en) | Horizontal position correction circuit | |
| JP2794693B2 (en) | Horizontal deflection circuit | |
| JP2645039B2 (en) | Phase locked loop circuit | |
| JP3276797B2 (en) | Horizontal output pulse generation circuit | |
| JP4168524B2 (en) | PLL circuit | |
| JP3030837B2 (en) | AFC circuit for horizontal synchronization signal and video signal processing device | |
| JPS5819077A (en) | Integrated circuit for television receiver | |
| JP3417793B2 (en) | Clock synchronizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |