JPS623955B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、一連の増分ストロークによつて英数
字記号およびパターン（表象）を指定する、表示
方法に関するものである。さらに特定していえ
ば、本発明は主として英数字の任意の選んだ字体
に反応する一群のストローク列を指定するのに要
する記憶装置の容量を減らすための技術を目指し
たものである。

ここで本発明の背景をなす先行技術を説明す
る。本発明に最も近い既知の先行技術の代表は、
1976年７月30日登録、1977年10月８日発行の、
「データ拡張装置」と題するR.D.ジヤクソンらの
米国特許第4054951号および1968年１月12日登
録、1970年９月10日発行の曲つたストロークを得
るために「陰極線管偏向ヨークの非直線性を使用
した表示システム」と題するT.N.クリシマグナ
らの米国特許第3540032号である。

米国特許第3540032号は、先行技術による増分
ストローク表示システムの代表例である。主偏向
ヨークを陰極線管（CRT）スクリーン上に文字
を描こうとする点にビームを位置調整するために
使用し、その点で、文字偏向ヨークを使用してビ
デオ回路構造をオンまたはオフに切換えて、ビー
ムを増分ストロークだけ移動させて、望みの文
字、数字、記号またはその他のパターンが描かれ
る。米国特許第3540032号に示されているよう
に、文字、数字およびその他のパターンの全て
を、システムで表示できる各字体で発生されるた
めに必要なデータを記憶するため、ストローク記
憶レジスタ１０が利用される。

典型的な場合では、スクリーン上に各文字を描
く前に、出発位置を指定し、次に後続するストロ
ークの増分の方向とオン・オフに関する情報を与
えて、一連の増分位置変化を与える。多くのバリ
エーシヨンが可能であるが、有用であると思われ
る一法は、各増分ストロークを４ビツトで指定す
ることである。これは、３ビツトで45゜毎に分け
た８つの移動方向のうちの１つを定義し１ビツト
をデイスプレイ・オン即ちCRTビームの表示状
態にあてるものである。ｅ、ａ、ｓなどの記号を
描くとき充分な細部が示されるよう各単位ストロ
ークが短かい場合には、Ｌ、Ｅ、Ｆなどの記号を
描くのに多くのストロークが必要なことは明らか
である。英数字の字体が広範囲な場合には、大き
なメモリーが必要となりそのうえメモリーは別々
の増分にしか利用できないことが多い。

メモリーが別々の増分サイズのみにしか利用で
きないために、ある字体の文字、数字およびパタ
ーンの全てのストローク・データを記憶するのに
要するメモリーのビツト数を比較的小さな割合に
減らすと、選んだ１セツトの英数字および記号に
対する記憶容量を完全にするために、メモリーの
追加増分を利用する必要がない場合には、比較的
大きな割合のメモリーを節約することができる。

従つて、ある表示システムで表示される英数字
および記号を含むストロークを記憶するのに必要
なメモリーサイズを最小限に抑えるには、何らか
の形でのデータ圧縮が有利なことは明らかであ
る。ある英数字字体の文字を含むストローク・デ
ータ列について研究すると、明らかに多くの場合
には一連の同じストロークの連続が認められる。
各増分ストロークの方向を３ビツトでコード化
し、ビデオ・ビームのオンまたはオフ条件を支配
する第４のビツトを加える、上記の基本的方法を
用いる場合、同じストロークの連続を一連の２進
４ビツトのストローク表示によつて指定する際に
かなりのビツト数が不必要に使われていることは
明らかである。

米国特許第4054951号は、周期的に反復される
長いデータ・セクシヨンに利用できる技術を記載
している。この技術では、このようなセクシヨン
の完全な反復をデータ・ストリームに含めないこ
とによつて記憶スペースが節約される。データを
利用のために記憶装置から読取る場合には、記憶
データ中に発生する特定のフラグを認識するハー
ドウエアを用意することにより、省略された反復
セクシヨンが挿入される。フラグを認識すると、
拡張装置が、データ・ストリーム中の次の情報を
データ・ストリームに挿入されるべき、データ・
セクシヨンのスタートの記憶アドレスであると解
釈する。次の情報は、挿入されるデータ・セクシ
ヨンの長さであると解釈され、その次の情報は、
そのデータ・セクシヨンを挿入する回数である。
この記載から、この技術は挿入されるデータのア
ドレスを与えるもので、次にそれを記憶装置の他
のセクシヨンからアクセスしなければならないこ
とがわかる。高速表示システムでは、ストローク
をストロークのストリーム中にフラグ・コードを
認識すると、ストローク情報を引出すために、ス
トローク・メモリーの別のセクシヨンに飛越すこ
とが必要なこんなやり方で管理することは、不可
能でないにしても、極めてコストが高くつく。そ
の上、この技術では特定のフラグ・コードを専用
にする必要があり、上記の表示ストローク技術で
は、各ストロークについて４ビツトと仮定して、
僅か16の可能なビツト・パターンのうち１つを専
用にしなければならない。最後に、フラグおよび
３つの追加データ・バイト（アドレス、長さ、反
復数）が必要なことを考慮すると、この先行技術
による技術は必ずしも表示すべくセツトした英数
字文字の増分ストロークを記憶するのに要するビ
ツト数を大幅に減らすものでないことは明らかで
ある。

この目的には、ランレングスのコード化による
データ圧縮を利用することができる。この場合指
定方向に移動すべきストローク数を知らせるため
に、各ストロークに少数の（典型的な場合２）ビ
ツトを追加する。システム・パラメータに応じ
て、ストローク・メモリーの若干の節約が実現で
きる。しかしながら、ランレングスのコード化
は、ランが充分に長くない場合に、データの拡張
をもたらすことがあり、これを実現すれば、連続
した同一のストロークが存在しない場合に、基本
的に不利益をもたらす。

従つて、単位長さのストロークに採用でき、ス
トロークの記憶装置中にデータ拡張を起こさず、
ランレングスコード化よりも大きな正味の圧縮を
もたらす、データ圧縮、拡張技術を利用できれば
有利である。

本発明を要約すると、記憶装置に対する増分ス
トローク・データを圧縮し、このデータを表示装
置での使用に対して拡張し、必要なストローク・
メモリーの減少をもたらす技術がもたらされた。
この技術は、例えば８つの可能な方向のうちの１
つで、ストロークの単位長さの増分が与えられた
あとに、次のストロークが逆方向で現行ストロー
クと同じビデオ状態（オンまたはオフ）になるよ
うに、表示システムが動作させられることは決し
てないことに着目して達成された。そのためスト
ロークを特定の方針でコード化して、直後に現行
ストロークとビデオ状態が同じで逆向きのストロ
ークがあることを認識するとこの逆のストローク
を表示する代りに、表示システムにフラグがつい
て、何らかの予め決められた自動的動作をとるよ
うにする。１例として、後で説明する好適な実施
例は、現行ストロークの直後に現行ストロークと
ビデオ状態が同じで、逆向きのストロークがある
ことを認識すると、自動的に現行ストロークと同
じ２つの追加ストロークを実行させるシステムで
ある。この技術では、特定のコード・パターンを
ストロークとしては使用できないフラグ・コード
として専用のものにする必要はない。回路をスト
ロークの追加順序を自動的に与えるようにトリガ
ーするために、逆ストロークが直前のストローク
と同じビデオ状態であることを認識することだけ
が必要である。

以下に説明する回路構成は、各ストロークが方
向を示す３ビツトとビームのオン／オフを示す１
ビツトを含む、４ビツト単位ストローク・データ
を使用した、指向ビームCRT表示システム用の
ものである。９個のストロークが１ワードとして
記憶され、従つて各ワードは、４ビツト１組とし
て36ビツトまで含むことができる。もちろん、方
向および１ワードの含むストローク数を指定する
ための、ビツト数について示した例は人為的なも
のであり、ストロークの方向に対して他の分解度
をまた１ワードの含むストローク・シリーズに他
の長さを含む他のシステムも純粋に設計者の選択
の問題であることは当然であり、本発明は広範囲
のシステム設計に利用できる。

この例で話を続けると、１つの文字を描写する
のに必要なだけ多くのワードを使用することがで
きるが、１つの文字は新しいワードでスタートし
なければならず、ビーム−オフ・ストロークの一
方向は、文字終了指示用に予約される。この文字
終了ストロークは、それが追加ワードを必要とす
る増分でも必要である。１つの文字の最初の４ビ
ツトはストロークとは解釈されないが、初期位置
設定情報を含んでいる。

本発明は、あるストロークに、同じビーム・オ
ン／オフ状態で方向が180゜異る、別のストロー
クが続く必要は決してないという事実を利用した
ものである。これらの逆ストロークは、字体中で
は不必要なので、それらは本発明では１個ないし
複数の一連の逆ストロークの前にあるストローク
と同じ方向の複数のストロークを示すのに使用さ
れる。逆ストロークは、偏向システムには送られ
ない。有利な具体形では、逆ストロークは、直前
のストロークと同じ方向の、２個の追加ストロー
クと等価である。もつとも、追加ストロークの数
としては、２以外の数を選ぶことができ、また逆
にこの同じビデオ状態で逆向きのストロークを認
識することから、他の型式の自動操作をトリガー
することができる。

第１図は、本発明の有利な具体形の論理素子を
示したものである。第１図の回路の操作を理解す
るには、第２図に示すデータ流れおよび第３図に
示す調時線図を参照するのが有用である。第１図
で、ストローク・メモリーからの各36ビツトのワ
ードが分解回路構成に転送されるとき、ワードの
最初の４ビツトがマルチプレクサ１２を介して４
ビツト・レジスタ１３（以下、レジスタＡと称す
る）に転送される。残りの32ビツトはシフト・レ
ジスタ１０中にロードされる。シフト・レジスタ
１０およびレジスタＡは共にOR−INVERT回路
１４で発生するSHIFT CLOCKパルスによつて
シフトないしロードされる。シフト・レジスタ１
０およびレジスタＡは、SHIFT CLOCKパル
ス・トレーン中の負方向変化によつてシフトない
しロードされる。通常のケースはSHIFT
CLOCKパルス・トレーンをOR−INVERT回路
１４にかかるCLOCKパルス・トレーンの逆転と
して発生させることである。しかし、後に詳しく
説明するように、回線２４上でOR−INVERT回
路に入力された、フリツプ・フロツプ２１からの
正のSR BLOCK信号が存在すると、SHIFT
CLOCKパルス・トレーンの変化が妨げられ、
SHIFT CLOCK信号は、SR BLOCK信号がプラ
スの間中低レベルに維持される。

第２図をみると、ゼロ時刻では、文字Ｍ，Ｎ，
Ｐ，Ｑ，Ｒ，Ｓ，Ｔで表わされるストロークの順
序が現在シフト・レジスタ・ステージ１−８中に
記憶されていることがわかる。第２図に示された
ストロークＭ，Ｎ，Ｐなどが各々、２進データの
４ビツトのグループを表わしていることを理解す
ることが重要である。各グループの４ビツトのう
ち３ビツトは、CRTの可能な８つの方向のうち
の１つを表わし、各グループの４番目のビツト
は、CRTビームのオンないしオフ状態を表わ
す。従つて、例えば、レジスタＡは、第２図にＮ
で表わされた単一増分ストロークを記憶する。レ
ジスタＡは、文字Ｎを発生させるのに必要なスト
ロークの順序を含んでいない。第２図のストロー
クのうちあるものには、上に左向きの矢印がつい
ている。これは、そのストロークが先行する上に
矢印のないストロークと同じビデオ状態の逆スト
ロークであることを記号で表示したものである。
第２図の矢印の方向は、記号にすぎず、そのスト
ロークを描く際にCRTビームが移動する方向と
は無関係である。

再び第１図に戻つて、比較回路１６（以下では
比較回路Ａと称する）はその２つの入力の一方
に、シフト・レジスタ１０の第１ステージに存在
する４ビツト・ストロークが印加されように接続
されている。従つて、比較回路Ａはシフト・レジ
スタ１０の第１位置にレジスタＡ中のストローク
とビデオ状態が同じで、方向が反対のストロー
ク、つまり逆ストロークがあるのを検出するため
のルツクアヘツド装置として働く。このような条
件が検出されると、回線２２が比較回路Ａによつ
てプラスのレベルにされる。

レジスタＡ中に記憶されているコードは、
ANDゲート９を経てレジスタ１５（以下でレジ
スタＢとよぶ）にシフトすることができる。比較
回路１７（以下では比較回路Ｂと称する）は、レ
ジスタＡの内容をレジスタＢの内容と比較して、
レジスタＡ中にレジスタＢ中のストロークとは逆
のストロークが検出されると、回線２３上にプラ
スのレベル信号を発生させる。このようなプラス
のレベル信号が回線２３上にあると、その結果生
じるINVERT回路１８からの低レベル信号によ
り、ANDゲート９がレジスタＡ中のストローク
をレジスタＢに転送するのを可能にすることが妨
げられる。

従つて、第１図および第２図について、レジス
タＡおよびＢならびに８ステージ・シフト・レジ
スタ１０がストローク・データのパイプラインを
構成しており、このパイプラインはストローク・
メモリーとCRT偏向システムの間に介在してい
ることが判る。各時刻に、レジスタＢに記憶され
たストロークは偏向システムで利用できる。すな
わち第２図で、ゼロ時刻にはストロークＭはレジ
スタＢに存在し、ストロークＮはレジスタＡに存
在し、ストロークＰはシフト・レジスタのステー
ジ１に存在し、Ｐ逆ストロークはシフト・レジス
タのステージ２にある。どちらの比較回路も第１
の時刻には高レベルの出力を発生していないの
で、各レジスタ内容は、パイプライン中の次のレ
ジスタにシフトされる。

従つて第１の時刻には、Ｎストロークはレジス
タＢに存在し、このときCRT偏向システムで利
用できる。ＰストロークはレジスタＡに存在し、
Ｐ逆ストロークは今度はシフト・レジスタのステ
ージ１に記憶される。第３図をも参照すると第１
時刻の後、比較回路Ａの出力が回線２２上のプラ
スのレベルにシフトすることが判る。この回線２
２上のプラスのレベルは、ORゲート２８を介し
てゲートされ、Ｊ−Ｋフリツプ・フロツプ２１の
CLR（消去）およびＪ入力の両方にかかる。こ
れらの２つの入力が第２時刻にフリツプ・フロツ
プ２１に入ると、CLOCKパルス・トレーンの正
方向エツジがフリツプ・フロツプ２１をトグルさ
せ、回線２４上にプラスのレベルのSR BLOCK
（シフト・レジスタ・ブロツク）信号を発生させ
る。

この第２時刻に、各ストロークは再びパイプラ
インの各ステージでシフトする。ストロークＰは
今や偏向システムで利用でき、Ｐ逆ストロークは
レジスタＡに存在する。比較回路Ａの出力は低レ
ベルに戻り、比較回路Ｂの出力は、このときレジ
ストＢに存在するストロークと逆のストロークが
レジスタＡに存在するので、回線２３上でプラス
のレベルにシフトする。

第３時刻には、OR−INVERT回路１４の入力
にかかつている回線２４上のプラスのSR
BLOCK信号によつてSHIFT CLOCKパルス・ト
レーンが低状態となるので、どのコードもシフト
しない。しかし、この第３期間の始めに、比較回
路Ｂからのプラスのレベルが回路２３上に存在し
たので、このときフリツプ・フロツプ２１がトグ
ルして、リセツト条件に戻る。今や、第３期間中
にもう１つのＰストロークがレジスタＢの回路構
成で利用できることは明らかである。これは、現
行（Ｐ）ストロークの直後に同じビデオ状態の逆
ストロークが続いていることによつて発生する。
２つの自動的に発生するストロークの最初のもの
である。もちろん、ここで選ばれている自動操作
は、現行ストロークと同じビデオ状態の逆ストロ
ークが直後に続くと現行ストロークと同じ２つの
追加ストロークを実行することであることは当然
である。もつとも、本発明を実施する者には、現
行ストロークの直後に続く、同じビデオ状態の逆
ストロークの検出によつて使用可能となる、他の
選ばれた種類の自動操作を実現することは明白で
ある。

フリツプ・フロツプ２１の回線２４上の出力は
第３期間の始めにトグルして低レベルに戻つてい
るので、第４期間の始めに、シフト・レジスタ１
０およびレジスタＡでコードがシストされる。す
なわち、ストローク・コードは第２図に示すよう
にシフト・レジスタ１０およびレジスタＡ中に進
む。しかし、比較回路Ｂは第４期間の始めはまだ
高いレベルにあつたので、ANDゲート９は、レ
ジスタＡの内容をレジスタＢ中にゲートできなか
つた。このため、レジスタＢは、第４期間中なお
Ｐストロークを含んでいる。これは、Ｐストロー
クが偏向回路構成で利用できる３番目の時刻期間
であり、この第３のＰストロークは、２つの自動
的に発生したＰストロークの２番目のものとな
る。また、Ｐ逆ストロークが、シフト・レジスタ
１０の第１ステージからレジスタＡ中にシフトさ
れたＱストロークによつて重ね書きされているこ
とを指摘しておく。

ストロークのシフトが完了するまで、プラスの
信号が回線２３上にあるために、第４期間の始め
に、フリツプ・フロツプ２１は再び短時間トグル
オンし、その後トグルオフすることが指摘され
る。比較回路Ｂが低レベルに戻るとき回線２３上
のプラスの信号は除かれるので、フリツプ・フロ
ツプ２１のCLR入力はもはやプラスの入力をも
たず、フリツプ・フロツプ２１はクリアされる。

第５期間の始めに、各コードはシフト・レジス
タ１０の各ステージならびにレジスタＡおよびＢ
中でシフトする。フリツプ・フロツプ２１はリセ
ツトのままであり、比較回路ＡおよびＢはどちら
もプラスの出力をもたない。

第６期間には、比較回路Ａがシフト・レジスタ
１０の第１ステージに、レジスタＡに記憶されて
いるストロークと逆のストロークを検出する。先
のＰストロークおよびＰ逆ストロークの例と同様
に、第７期間の始めには各コードはシフト・レジ
スタ１０ならびにレジスタＡおよびＢ中でシフト
する。フリツプ・フロツプ２１はトグルオンして
回線２４上にプラスの信号を与え、第８期間の始
めにシフトを妨げる。第７期間中比較回路Ｂは、
レジスタＡ中にレジスタＢのストロークと逆のス
トロークを感知して、回線２３上にプラスの信号
を与え、第８期間の始めにフリツプ・フロツプ２
１をトグルしてそのリセツト状態に戻らせる。第
７期間中、Ｓストロークが偏向システムで利用で
き、第８期間中もＳが偏向システムで利用でき
る。第８期間中に利用できるＳストロークは元々
記憶されていたストローク順序中でＳストローク
の直後にＳ逆ストロークが続くことに応じて自動
的に発生する２つのＳストロークの最初のもので
ある。

フリツプ・フロツプ２１はこのときそのリセツ
ト状態に戻つているので、第９期間の始めに各ス
トロークはシフト・レジスタ１０およびレジスタ
Ａ中でシフトする。しかし、比較回路Ｂが第８期
間中プラスの信号を発生し続けていたので、Ｓ逆
ストロークは、レジスタＡからレジスタＢにシフ
トされない。この第９期間中２つの自動的に発生
するＳストロークの２番目のものが、偏向システ
ムで利用できる。しかし第２の逆ストロークがレ
ジスタＡにシフトされているため、比較回路Ｂは
この期間中プラスの出力を発生し続ける。第９期
間には、比較回路Ｂから回線２３上にプラスの信
号が発生され続けるために、フリツプ・フロツプ
はトグルしてオン状態に戻る。従つて、第10期間
には、コードはシフト・レジスタ１０およびレジ
スタＡ中でシフトされない。比較回路Ｂからのプ
ラスの信号が回線２３上にあるため、Ｓ逆ストロ
ークはレジスタＡからレジスタＢにシフトされな
い。

第９期間中、元々記憶されていたストローク順
序中でＳストロークの直後に続く最初のＳ逆スト
ロークのために、２つの自動的に発生するＳスト
ロークのうち２番目のものが、偏向回路構成で利
用できる。第10期間中、もう２つの自動的に発生
するＳストロークのうち最初のものが偏向システ
ムで利用できる。この２つのＳストロークの第２
のセツトは、元々記憶されていたストローク順序
中にあつた第２の後続Ｓ逆ストロークによつて自
動的に発生する。

第10期間中、Ｓストロークが偏向システムで利
用できる。第10期間の始めに、フリツプ・フロツ
プ２１は再びリセツトとなる。従つて、第11期間
には、シフト・レジスタ１０およびレジスタＡの
内容がシフトされ、レジスタＡは新しいストロー
クを含むようになる。先にレジスタＡに存在して
いたＳ逆ストロークは、この期間の始めに比較回
路Ｂからのプラスの信号が回線２３上にあつたた
め、レジスタＢにはシフトされない。第11期間
中、自動的に発生したＳストロークの第２のセツ
トの２番目のストロークが、偏向システムで利用
できる。第11期間の初めにフリツプ・フロツプ２
１は、第４期間の始めと同様に短時間オンにトグ
ルし、その後オフに戻る。第12期間には、全ての
レジスタのシフトが再びおこり、記憶されていた
ストローク順序の最後のストロークが偏向システ
ムで利用できる。

再び第１図および第２図を参照すると、第１図
では９個のストロークが同時にシフト・レジスタ
１０およびレジスタＡの回路構成中にロードされ
ていることが思い起される。第２図では、ロード
されたこれら９個のストロークの代りに、この例
では12個のストロークが、回路構成によつて偏向
システムで利用できるようになつたことが指摘さ
れる。従つて、この例では、記憶データをこのよ
うにして圧縮し分解することによりメモリーが25
％節約されたことになる。

以上のことから比較回路Ａは逆ストロークの順
序の検出に応じて自動操作を開始し、一方比較回
路Ｂはこの自動操作を維持することがわかる。こ
のことが、ここに示した有利な実施の制限となる
ことがある。すなわち、９ストロークの最後のス
トロークは、新しいワードがロードされたときレ
ジスタＢ中に入るので、ワード境界を越えて逆ス
トロークを検出することはできず、また各信号に
ついてストローク・メモリー中に記憶されている
ストローク順序がこの制限に従わなければならな
い。しかし、この制限は、分解ロジツクに転送さ
れるべきストローク・メモリー中の次のワードの
第１ストローク中に、レジスタＡに存在するスト
ロークと逆のストロークを感知するために接続さ
れる、第３の比較回路を使用すれば、容易に克服
できる。

第４図に、本発明を有利に利用できる典型的な
増分ストローク表示システムの文字偏向部分の構
成図が示されている。各CRT表示再生サイクル
中で、フレーム中に表示されるべき各英数字記号
コードは再生メモリーから回線２９に沿つてルツ
クアツプ・メモリー３０に転送される。メモリー
３０は、例えばテーブル形の読取専用メモリー中
にインクレメントすることができ、これがアドレ
ス・カウンタ３１に開始アドレスを与え、アドレ
ス・カウンタはストローク・メモリー３２にアド
レスして必要なだけ多くの９ストローク・ワード
を与えて、再生メモリーでアクセスされた各コー
ドに対応する英数字記号が描かれる。ストロー
ク・メモリー３２からの９ストローク・ワード
は、第１図〜第３図で説明したように本発明の本
質である分解ロジツク３３にかけられる。分解ロ
ジツクの出力は、回線２５上のビデオ・オン／オ
フ信号および回線２６上の３ビツトのストローク
方向を含んでいる。ストローク方向およびビデオ
信号は、起点デコーダ３４およびストローク・デ
コーダ４０の両方にかかる。

起点デコーダ３４は各英数字記号の最初のスト
ロークを解読して、ＸおよびＹアキユムレータ４
１および４３にCRTビームを、特定の英数字記
号を描くための出発位置に正確に位置調整するよ
うに命令する。起点ストロークに続く全てのスト
ロークは、ストローク・デコーダ４０にかけられ
て、アキユムレータ４１および４３をストロー
ク・デーダに応じて必要なように増分または減分
させ、英数字記号を描くためにCRTビームを正
確に動かす。アキユムレータ４１および４３によ
つて累算されたＸおよびＹ増分ないし減分の量
は、デジタル・アナログ変換器４２および４４に
かけられ、そこから回線５０および５１上に出力
信号が与えられ、徴小位置偏向コイルに印加され
て、CRTビームが適当に位置調整される。

第４図は、当然のことながら、背景および参考
のために示したものであり、本発明の構造は第１
図から第３図で詳しく示し、説明した分解ロジツ
クにあることを指摘しておく。

このように、ある選ばれた英数字文字の字体に
対応するストローク順序のグループを指定するた
めに必要なメモリー量を減らすための技術を示し
てきた。論理回路構成は、ビームを、前のストロ
ーク実施の直前の位置に戻すのに逆ストロークを
利用する代りに、直前のストロークと逆方向で同
じビデオ状態（オンまたはオフ）のストロークを
認識して、予め定めた数の直前のストロークと同
じ追加ストロークを発生させるように作動でき
る。

この技術では、この自動操作を行なわせるため
のストロークとしては使用できないフラグ・コー
ドとして特定のコード・パターンを専用にする必
要はない。また逆ストロークの検出に応じて２つ
の追加ストロークを発生させる構想はこの発生に
よつてトリガーされる他の自動操作を選ぶことも
できるので、常に本発明の説明に利用した例にす
ぎず限定的なものではないことも指摘しておく。

【図面の簡単な説明】

第１図、第２図、第３図、第４図は本発明の実
施例計画図を示す。 １０……シフト・レジスタ、１６，１７……比
較回路、２１……フリツプ・フロツプ、３２……
ストローク・メモリ、４０……ストローク・デコ
ーダ。

Claims (1)

1. 【特許請求の範囲】 １ 単位長さの一連のストロークによつて文字又
   は記号を表示する表示装置において、 該ストロークにおける任意の第１ストロークを
   表わす信号と該第１ストロークに続く第２ストロ
   ークを表わす信号とを比較することによつて、該
   第２ストロークが該第１ストロークと反対の方向
   で且つ同じビデオ状態であることを検出するため
   の検出手段と、 該検出手段の出力に応答して該第２ストローク
   による表示を禁止し且つ該第１ストロークに続い
   て該第１ストロークと同じの複数のストロークを
   表示させるための手段と、 を具備したことを特徴とする表示装置。