JPS6239780A - Apparatus for analyzing and displaying trouble - Google Patents
Apparatus for analyzing and displaying troubleInfo
- Publication number
- JPS6239780A JPS6239780A JP60179755A JP17975585A JPS6239780A JP S6239780 A JPS6239780 A JP S6239780A JP 60179755 A JP60179755 A JP 60179755A JP 17975585 A JP17975585 A JP 17975585A JP S6239780 A JPS6239780 A JP S6239780A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- trouble
- board
- failure analysis
- function test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、部品の搭載された基板のファンクションテ
ストを行い、ファンクションテストの結果でフェイルし
た場合、そのフェイル情報より故障解析を行い、故障箇
所の指摘表示を行う故障解析表示装置に関するものであ
る。[Detailed Description of the Invention] [Industrial Application Field] This invention performs a function test on a board on which components are mounted, and when the function test results in a failure, failure analysis is performed based on the failure information and the location of the failure is determined. The present invention relates to a failure analysis display device that displays indications of problems.
〔従来の技術)
従来、MS1部品、LSI部品等が搭載されている基板
のファンクションテストでフェイルした時の故障解析は
、基板テストのためのテストパターン作成時につくられ
る故障指摘リストと基板の論理図面、フェイルした時の
入カバターン、その入カバターンを印加した時の期待値
等をもとにして、基板上のどこに故障が存在するかを人
手で解析を行っていた。[Conventional technology] Conventionally, failure analysis when a function test fails on a board on which MS1 parts, LSI parts, etc. are mounted has been carried out using a failure indication list created when creating a test pattern for a board test and a logical diagram of the board. The location of the failure on the board was manually analyzed based on the input cover turn at the time of failure, the expected value when the input cover turn was applied, etc.
これをもう少し詳しく説明すると、部品の搭載されてい
る基板のファンクションテストは、基板の外部入力ピン
より入カバターン系列を印加してその結果を基板の外部
出力ビンより観測して期待値表比較することによって行
う、この時、実際のテスト結果と期待値が一致しない場
合は基板上に故障が存在し、基板上のどこに故障が存在
するかを解析、指摘を行い、故障部品の交換等の処置を
行う必要が生じる。この故障の解析、指摘のために、フ
ァンジョンテストを行うための入カバターンの各パター
゛ンに対して、そのパターンで検出することのできる故
障箇所を示す故障指摘リストを参照し、その他基板の論
理図面等を参照して故障解析、故障指摘を行っていた。To explain this in more detail, the function test of a board on which components are mounted is to apply an input pattern series from the external input pin of the board, observe the results from the external output pin of the board, and compare them in an expected value table. At this time, if the actual test result and the expected value do not match, there is a fault on the board, and we analyze and point out where on the board the fault is, and take measures such as replacing the faulty part. It becomes necessary to do so. In order to analyze and point out this failure, for each input pattern for performing a funsion test, refer to the failure indication list that shows the failure points that can be detected by that pattern, and Fault analysis and fault indication were performed by referring to logic drawings, etc.
基板のファンクションテストの入カバターン系列は大き
いので、故障術°摘すスト量は多く、また、実際のテス
トでは、1パターンだけでフェイルするのではなく、入
カバターン系列の数パターン、数10パターンの複数パ
ターンでフェイルするので解析が容易ではなかった。Since the input cover turn series in the circuit board function test is large, the amount of troubleshooting required is large.Also, in actual tests, it does not fail with just one pattern, but with several patterns or dozens of patterns in the input cover turn series. It was not easy to analyze because it failed in multiple patterns.
従来の基板のファンクションテストでフェイルした時の
故障解析は、以上のような方法であるため、容易に故障
の指摘をすることができず、故障解析を行うために故障
指摘リスト、図面等を必要とし、多大な時間、労力がか
かる等の問題点があった。Conventional failure analysis when a board fails in a function test uses the method described above, so it is not possible to easily point out the failure, and a list of failure points, drawings, etc. are required to perform failure analysis. However, there were problems such as a large amount of time and effort required.
この発明は上記のような問題点を解消するためになされ
たもので、基板のファンクションテストでフェイルした
時のフェイル情報をもとにして自動的に故障解析を行い
、基板上の故障の可能性のある箇所を指摘し、その指摘
箇所を表示することができる故障解析表示装置を得るこ
とを目的とするものである。This invention was made to solve the above-mentioned problems, and automatically performs failure analysis based on the failure information when a board fails in a function test, and identifies possible failures on the board. The object of the present invention is to provide a failure analysis display device that can point out a certain point and display the pointed out point.
この発明に係る故障解析表示装置は、故障解析を行うの
に必要な情報を保持する記憶装置4と、この記憶装置4
に保持された情報に基づき上記フェイルがなされたとき
故障解析を行う故障解析プログラムを有する中央処理装
置1と、この中央処理装装置1による故障解析により、
故障可能性のある箇所を指摘する表示装置3とを備えた
ことを特徴とするものである。The failure analysis display device according to the present invention includes a storage device 4 that holds information necessary for failure analysis;
A central processing unit 1 has a failure analysis program that performs failure analysis when the above-mentioned fail occurs based on information held in
The present invention is characterized in that it is equipped with a display device 3 that points out locations where there is a possibility of failure.
ファンクションテストの結果フェイルした場合、中央処
理装置は記憶装置に保持された情報に基づいて故障解析
プログラムを実行する。If the function test results in a failure, the central processing unit executes a failure analysis program based on the information held in the storage device.
この故障解析プログラムの実行によって得られた故障可
能性のある箇所は表示装置に表示、指摘される。Possible locations of failure obtained by executing this failure analysis program are displayed and pointed out on the display device.
以下、この発明の一実施例について説明する。 An embodiment of the present invention will be described below.
第1図は、この発明の一実施例である。システム構成を
示す図である。第1図において1は中央演算処理装置(
CPU) 、2は故障解析表示を指示するためのコンソ
ール、3は故障解析表示を行う、例えばCRT等の表示
装置、4は故障解析を行うために必要な情報の保持され
る、例えば磁気ディスク等の記憶装置、5は必要なリス
トを出力するためのプリンター、6は基板をテストする
ボードテスター及びホストコンピュータとの接続を行う
ためのインターフェース部、7は基板をテストするため
のボードテスターシステム、8は基板のテストをするた
めの入カバターン系列、その期待値及び故障解析に必要
な情報が作成されるホストコンピュータである。FIG. 1 shows an embodiment of the present invention. FIG. 1 is a diagram showing a system configuration. In Figure 1, 1 is the central processing unit (
CPU), 2 is a console for instructing failure analysis display, 3 is a display device such as a CRT for displaying failure analysis, and 4 is a magnetic disk or the like that holds information necessary for failure analysis. 5 is a printer for outputting a necessary list; 6 is a board tester for testing the board; and an interface section for connecting with the host computer; 7 is a board tester system for testing the board; 8 is a host computer in which input pattern series for testing the board, their expected values, and information necessary for failure analysis are created.
また、第2図は基板のファンクションテストの入カバタ
ーン系列及びその期待値を故障シミュレーシヨン等で作
成するときに同時に作成する故障指摘のための情報の一
例を示したフォーマット図である。第2図において1.
10は入カバターン系列の各パターン検出できる故障で
、例えば先頭の1−1−300−2001は1パターン
を印加して、基板の出力ピン番号が1のビンでフェイル
した時は故障陣番号300.2001の2箇所の故障が
可能性あるということを示す。11は各故障番号に対し
ての基板上の故障箇所を示す。Further, FIG. 2 is a format diagram showing an example of information for pointing out a fault that is created at the same time when the input pattern series and its expected value for a board function test are created by a fault simulation or the like. In Figure 2, 1.
10 is a failure that can be detected in each pattern of the input pattern series. For example, when one pattern is applied to the first 1-1-300-2001, and a failure occurs in the bin with the output pin number 1 on the board, the failure group number 300. This indicates that there is a possibility of failure at two locations in 2001. 11 indicates the failure location on the board for each failure number.
以上のように構成された故障解析表示装置において、基
板のファンクションテストを行った結果フェイルした場
合には記憶装置4に記憶された、例えばフェイルした時
の情報であるフェイルしたパターン番号、出力ピン番号
と第2図で示されている故障指摘情報をもとにして中央
処理装置1は故障解析プログラムを実行し、このプログ
ラムの実行に基づいて表示装置3は故障指摘1表示を自
動的に行う、この結果ファンクションテストでフェイル
するとすぐに表示装置3に故障の可能性のある箇所が指
摘表示される。なお、複数パターンでフェイルした時は
、その複数のフェイル情報と、第2図で示されている故
障指摘情報よりいちばん可能性の成る箇所、次に故障の
可能性がある箇所の順番に指摘1表示が行われる。In the failure analysis display device configured as described above, if the board fails as a result of the function test, the failed pattern number and output pin number are stored in the storage device 4, which are information at the time of failure, for example. Based on the failure indication information shown in FIG. 2, the central processing unit 1 executes a failure analysis program, and based on the execution of this program, the display device 3 automatically displays failure indication 1. As a result, if the function test fails, the display device 3 immediately points out and displays the location where the failure may occur. In addition, when failure occurs in multiple patterns, based on the multiple failure information and the failure indication information shown in Figure 2, point 1 is placed in the order of the most likely location, followed by the location with the highest possibility of failure. Display is performed.
この発明は以上説明したように、故障解析を行うのに必
要な情報を保持する記憶装置と、この記憶装置に保持さ
れた情報に基づき上記フェイルがなされたとき故障解析
を行う故障解析プログラムを有する中央処理装置と、こ
の中央処理装置による故障解析により、故障可能性のあ
る箇所を指摘する表示装置とを備えたので、故障解析の
ための時間、労力を大幅に減らすことができ、容易に故
障箇所をみつけられるという効果が得られる。As explained above, the present invention includes a storage device that holds information necessary to perform failure analysis, and a failure analysis program that performs failure analysis when the above-mentioned fail occurs based on the information held in this storage device. Equipped with a central processing unit and a display device that points out possible failure points through failure analysis by this central processing unit, it is possible to significantly reduce the time and effort required for failure analysis, and to easily detect failures. This has the effect of being able to find the location.
第1図は、この発明の一実施例である故障解析表示装置
の構成図、第2図は故障指摘を行う情報の一例を示すフ
ォーマット図である。
lは中央処理装置、3は表示装置、4は記憶装置、5は
プリンター、6はインターフェース部、7はボードテス
ターシステム、8はホストコンビエータである。
代理人 大 岩 増 雄(ほか2名)第1図
第2図
手続補正書(自効
昭和 月 日
!FIG. 1 is a block diagram of a failure analysis display device according to an embodiment of the present invention, and FIG. 2 is a format diagram showing an example of information for pointing out a failure. 1 is a central processing unit, 3 is a display device, 4 is a storage device, 5 is a printer, 6 is an interface unit, 7 is a board tester system, and 8 is a host combinator. Agent: Masuo Oiwa (and 2 others) Figure 1 Figure 2 Procedural amendment form (self-effective Showa month date!
Claims (1)
ストの結果、フェイルした場合、このフェイル情報によ
り故障解析を行って故障箇所の指摘をする故障解析表示
装置であって、故障解析を行うのに必要な情報を保持す
る記憶装置と、この記憶装置に保持された情報に基づき
上記フェイルがなされたとき故障解析を行う故障解析プ
ログラムを有する中央処理装置と、この中央処理装置に
よる故障解析により、故障可能性のある箇所を指摘する
表示装置とを備えたことを特徴とする故障解析表示装置
。This is a failure analysis display device that performs a function test on a board, and when the function test fails, performs failure analysis based on this failure information and points out the failure location, and holds the information necessary for failure analysis. a central processing unit having a failure analysis program that performs a failure analysis when the above-mentioned fail occurs based on the information held in this storage device; A failure analysis display device characterized by comprising: a display device for pointing out.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179755A JPS6239780A (en) | 1985-08-15 | 1985-08-15 | Apparatus for analyzing and displaying trouble |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179755A JPS6239780A (en) | 1985-08-15 | 1985-08-15 | Apparatus for analyzing and displaying trouble |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6239780A true JPS6239780A (en) | 1987-02-20 |
Family
ID=16071312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179755A Pending JPS6239780A (en) | 1985-08-15 | 1985-08-15 | Apparatus for analyzing and displaying trouble |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239780A (en) |
-
1985
- 1985-08-15 JP JP60179755A patent/JPS6239780A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103890595B (en) | Method and system for non-indexed serial semiconductor testing using independent controllers in a multiplexed processor test cell | |
| US7324982B2 (en) | Method and apparatus for automated debug and optimization of in-circuit tests | |
| US7089139B2 (en) | Method and apparatus for configuration of automated debug of in-circuit tests | |
| JP2018170418A5 (en) | ||
| CN111751705A (en) | Test result display method and device, electronic equipment and storage medium | |
| US6038520A (en) | Method and apparatus for application's specific testing of assembled circuits | |
| JPS6239780A (en) | Apparatus for analyzing and displaying trouble | |
| JPH10133914A (en) | Computer system and device input / output simulator | |
| JPH0244269A (en) | System for analyzing trouble of lsi | |
| KR100286098B1 (en) | Repeat Fail Chip Detection System and Method | |
| JPH01193664A (en) | Fault analyzer/display device | |
| JPH01131470A (en) | Lsi trouble analyzing device | |
| JP2752454B2 (en) | Display device inspection method | |
| JPS6151578A (en) | Fault diagnostic system of electronic circuit device | |
| JPH02124477A (en) | Fault analyzer | |
| JPH03294934A (en) | Debugger for high level program lenguage | |
| JPS63305265A (en) | Fault analyzing apparatus for semiconductor integrated circuit | |
| JPH0275979A (en) | Device for analyzing fault of lsi | |
| JPS62221787A (en) | Automatic inspecting device for printed board | |
| JPH0228169B2 (en) | ||
| JPH01299480A (en) | Test-instruction display apparatus | |
| JPS6180070A (en) | Ic tester | |
| CN114116468A (en) | Application testing method and device, electronic equipment and storage medium | |
| JPS63247842A (en) | Evaluation system for test program | |
| JPH03123940A (en) | Inspection method for electronic equipment |