JPS6240897B2 - - Google Patents
Info
- Publication number
- JPS6240897B2 JPS6240897B2 JP54129525A JP12952579A JPS6240897B2 JP S6240897 B2 JPS6240897 B2 JP S6240897B2 JP 54129525 A JP54129525 A JP 54129525A JP 12952579 A JP12952579 A JP 12952579A JP S6240897 B2 JPS6240897 B2 JP S6240897B2
- Authority
- JP
- Japan
- Prior art keywords
- mfc
- signal
- backward
- mfc signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
- H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
- H04M3/32—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges
- H04M3/326—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges for registers and translators
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、時分割交換機において、デイジタル
式のコンペルド多周波信号（以下、MFC信号と
いう。）を送受するMFC信号装置の障害検出方式
に関するものである。
式のコンペルド多周波信号（以下、MFC信号と
いう。）を送受するMFC信号装置の障害検出方式
に関するものである。
一般に、デイジタル式のMFC信号装置は、読
取り専用メモリ（以下、ROMという。）を使用し
た多重分配方式のものが基本となつているため、
その障害時の影響の波及範囲が非常に大きい。
取り専用メモリ（以下、ROMという。）を使用し
た多重分配方式のものが基本となつているため、
その障害時の影響の波及範囲が非常に大きい。
したがつて、その障害発生時には、可及的速や
かに、これを検出して予備装置への切替が必要で
ある。
かに、これを検出して予備装置への切替が必要で
ある。
従来の障害検出方式は、周期的に、フオアワー
ド信号装置とバツクワード信号装置との間を接続
して送受信符号をチエツクするようにしていた。
ド信号装置とバツクワード信号装置との間を接続
して送受信符号をチエツクするようにしていた。
ここで、フオアワード信号装置には、フオアワ
ード信号送出回路とバツクワード信号受信回路を
含み、バツクワード信号装置には、バツクワード
信号送出回路とフオアワード信号受信回路とを含
むものである。
ード信号送出回路とバツクワード信号受信回路を
含み、バツクワード信号装置には、バツクワード
信号送出回路とフオアワード信号受信回路とを含
むものである。
この場合、フオアワード信号装置を試験するた
めには、バツクワード信号装置も試験用に確保し
なければならず、切分けが困難であつた。
めには、バツクワード信号装置も試験用に確保し
なければならず、切分けが困難であつた。
また、信号処理中のタイムアウト呼の統計をと
るという方法もあるが、相手局装置の障害、線路
障害なども考えられるので、やはり、障害部位の
切分けが複雑となる。
るという方法もあるが、相手局装置の障害、線路
障害なども考えられるので、やはり、障害部位の
切分けが複雑となる。
本発明の目的は、迅速、かつ、確実に障害を検
出することができるMFC信号装置の障害検出方
式を提供することにある。
出することができるMFC信号装置の障害検出方
式を提供することにある。
本発明の特徴は、MFC信号装置の送信側、受
信側を、それぞれ、対となる入ハイウエイ、出ハ
イウエイを通して時分割スイツチへ収容し、外部
からの指示によりバツクワードMFC信号送出、
フオアワードMFC信号送出の両者を可能とし、
フオアワード信号装置試験時には、バツクワード
MFC信号送出指示を与えて受信側にそのバツク
ワードMFCを受信せしめ、また、バツクワード
信号装置試験時は、フオアワードMFC信号送出
指示を与えて受信側にそのフオアワードMFC信
号を受信せしめ、かつ同一MFC信号装置の送信
側、受信側を時分割スイツチによつて折返し接続
して信号の送受信を行わしめ、その照合を行いう
るごとくするMFC信号装置の障害検出方式にあ
る。
信側を、それぞれ、対となる入ハイウエイ、出ハ
イウエイを通して時分割スイツチへ収容し、外部
からの指示によりバツクワードMFC信号送出、
フオアワードMFC信号送出の両者を可能とし、
フオアワード信号装置試験時には、バツクワード
MFC信号送出指示を与えて受信側にそのバツク
ワードMFCを受信せしめ、また、バツクワード
信号装置試験時は、フオアワードMFC信号送出
指示を与えて受信側にそのフオアワードMFC信
号を受信せしめ、かつ同一MFC信号装置の送信
側、受信側を時分割スイツチによつて折返し接続
して信号の送受信を行わしめ、その照合を行いう
るごとくするMFC信号装置の障害検出方式にあ
る。
以下、本発明の実施例を図面に従つて説明す
る。
る。
第１図は、本発明に係るMFC信号装置の障害
検出方式の一実施例のブロツク図である。
検出方式の一実施例のブロツク図である。
ここで、１００は、MFC信号装置、１０１
は、外部装置に係る中央制御装置CPU（図示省
略。）からの信号送出指示データDATAに基づい
てMFC信号を送出する信号送出回路、１０２
は、必要数設けられ、MFC信号を受信する信号
受信回路、１０３は、信号送出回路１０１に対す
るマルチプレクサ、１０４は、信号受信回路に対
するデマルチプレクサ、２０１は、MFC信号送
出用の入ハイウエイ、２０２は、MFC信号受信
用の出ハイウエイ、２０３，２０４は、トランク
用の入ハイウエイ、出ハイウエイ、３００は、時
分割スイツチ、３０１は、出トランクである。
は、外部装置に係る中央制御装置CPU（図示省
略。）からの信号送出指示データDATAに基づい
てMFC信号を送出する信号送出回路、１０２
は、必要数設けられ、MFC信号を受信する信号
受信回路、１０３は、信号送出回路１０１に対す
るマルチプレクサ、１０４は、信号受信回路に対
するデマルチプレクサ、２０１は、MFC信号送
出用の入ハイウエイ、２０２は、MFC信号受信
用の出ハイウエイ、２０３，２０４は、トランク
用の入ハイウエイ、出ハイウエイ、３００は、時
分割スイツチ、３０１は、出トランクである。
信号送出回路１０１は、指示されたMFC信号
を入ハイウエイ２０１に設けられたMFC信号送
出用タイムスロツトに送出すべく多重制御をす
る。
を入ハイウエイ２０１に設けられたMFC信号送
出用タイムスロツトに送出すべく多重制御をす
る。
また、信号受信回路１０２は、バツクワード信
号受信用信号受信回路１０２−１とフオアワード
信号受信用信号受信回路１０２−２とに固定的に
分離され、それぞれ出呼、入呼のトラヒツク量に
応じて設置され、ハイウエイ２０２のMFC信号
受信用タイムスロツトと固定的に対応している。
号受信用信号受信回路１０２−１とフオアワード
信号受信用信号受信回路１０２−２とに固定的に
分離され、それぞれ出呼、入呼のトラヒツク量に
応じて設置され、ハイウエイ２０２のMFC信号
受信用タイムスロツトと固定的に対応している。
本実施例では、バツクワードMFC信号受信用
の信号回路に係るバツクワード信号受信用信号受
信回路１０２−１に対応しているタイムスロツト
（これは、複数であるが、以下、代表してｔbとい
う。）と同一時刻の入側ハイウエイ２０１のタイ
ムスロツトは、フオアワードMFC信号送出用と
している。
の信号回路に係るバツクワード信号受信用信号受
信回路１０２−１に対応しているタイムスロツト
（これは、複数であるが、以下、代表してｔbとい
う。）と同一時刻の入側ハイウエイ２０１のタイ
ムスロツトは、フオアワードMFC信号送出用と
している。
同様に、フオアワードMFC信号受信用の信号
回路１０２に対応しているタイムスロツト（これ
も、複数であるが、以下、代表してｔfという。）
と同一時刻の入側ハイウエイ２０１のタイムスロ
ツトは、バツクワードMFC信号送出用としてい
る。
回路１０２に対応しているタイムスロツト（これ
も、複数であるが、以下、代表してｔfという。）
と同一時刻の入側ハイウエイ２０１のタイムスロ
ツトは、バツクワードMFC信号送出用としてい
る。
一般接続の場合、出接続呼については、時分割
スイツチ３００を通し、タイムスロツトｔbで、
出トランク３０１に対してフオアワードMFC信
号を信号送出回路１０１から入ハイウエイ２０
１，出ハイウエイ２０４経由で送出し、出トラン
ク３０１からバツクワードMFC信号を入ハイウ
エイ２０３、出ハイウエイ２０２経由でバツクワ
ードMFC信号受信用の信号受信回路に係るバツ
クワード信号受信用信号受信回路１０２−１が受
信する。
スイツチ３００を通し、タイムスロツトｔbで、
出トランク３０１に対してフオアワードMFC信
号を信号送出回路１０１から入ハイウエイ２０
１，出ハイウエイ２０４経由で送出し、出トラン
ク３０１からバツクワードMFC信号を入ハイウ
エイ２０３、出ハイウエイ２０２経由でバツクワ
ードMFC信号受信用の信号受信回路に係るバツ
クワード信号受信用信号受信回路１０２−１が受
信する。
また、図示省略しているが、入接続呼について
は、タイムスロツトｔfで、入トランクに対して
バツクワードMFC信号を信号送出回路１０１か
ら送出し、入トランクからフオアワードMFC信
号をフオアワードMFC信号受信用の信号受信回
路に係るフオアワード信号受信用信号受信回路１
０２−２が受信する。
は、タイムスロツトｔfで、入トランクに対して
バツクワードMFC信号を信号送出回路１０１か
ら送出し、入トランクからフオアワードMFC信
号をフオアワードMFC信号受信用の信号受信回
路に係るフオアワード信号受信用信号受信回路１
０２−２が受信する。
次に、試験接続について説明する。
まず、対になるフオワード信号送出回路（また
はタイムスロツト）とバツクワード信号受信用信
号受信回路の試験をする場合は、中央制御装置
CPUから一般接続のときとは逆に、バツクワー
ドMFC信号送出指定を行い、信号送出回路１０
１からバツクワードMFC信号をタイムスロツト
tbで送出し、時分割スイツチ３００の試験接続路
TSTを通し、これをタイムスロツトtbでバツク
ワードMFC信号受信用の信号受信回路に係るバ
ツクワード信号受信用信号受信回路１０２−１が
受信するごとくし、送受データの照合を行う。
はタイムスロツト）とバツクワード信号受信用信
号受信回路の試験をする場合は、中央制御装置
CPUから一般接続のときとは逆に、バツクワー
ドMFC信号送出指定を行い、信号送出回路１０
１からバツクワードMFC信号をタイムスロツト
tbで送出し、時分割スイツチ３００の試験接続路
TSTを通し、これをタイムスロツトtbでバツク
ワードMFC信号受信用の信号受信回路に係るバ
ツクワード信号受信用信号受信回路１０２−１が
受信するごとくし、送受データの照合を行う。
また、バツクワード信号送出回路（またはタイ
ムスロツト）とフオワード信号受信用信号受信回
路の試験をする場合は、同様に、中央制御装置
CPUから一般接続のときとは逆に、フオアワー
ドMFC信号送出指定を行い、信号送出回路１０
１からフオアワードMFC信号をタイムスロツト
ｔfで送出し、時分割スイツチ３００の試験接続
路TSTを通し、これをタイムスロツトｔfでフオ
アワードMFC信号受信用の信号受信回路に係る
フオアワード信号受信用信号受信回路１０２−２
が受信するごとくし、送受データの照合を行う。
ムスロツト）とフオワード信号受信用信号受信回
路の試験をする場合は、同様に、中央制御装置
CPUから一般接続のときとは逆に、フオアワー
ドMFC信号送出指定を行い、信号送出回路１０
１からフオアワードMFC信号をタイムスロツト
ｔfで送出し、時分割スイツチ３００の試験接続
路TSTを通し、これをタイムスロツトｔfでフオ
アワードMFC信号受信用の信号受信回路に係る
フオアワード信号受信用信号受信回路１０２−２
が受信するごとくし、送受データの照合を行う。
このようにして、同一MFC信号装置１００内
で、信号送出回路１０１のすべてのバツクワード
MFC信号送出機能、フオアワードMFC信号送出
機能およびすべての信号受信回路１０２の受信機
能の試験を行い、障害の検出をすることができ
る。
で、信号送出回路１０１のすべてのバツクワード
MFC信号送出機能、フオアワードMFC信号送出
機能およびすべての信号受信回路１０２の受信機
能の試験を行い、障害の検出をすることができ
る。
さらに、MFC信号送出時のバツクワード、フ
オアワードの指定について、第２図および第３図
に基づき、詳細に説明する。
オアワードの指定について、第２図および第３図
に基づき、詳細に説明する。
第２図は、本発明に係る信号送出指示データの
一実施例フオーマツト図で、そのａは、バツクワ
ードMFC信号送出指示を示すもの、ｂは、フオ
アワードMFC信号送出指示を示すもの、第３図
は、第１図における信号送出回路の一実施例の詳
細ブロツク図である。
一実施例フオーマツト図で、そのａは、バツクワ
ードMFC信号送出指示を示すもの、ｂは、フオ
アワードMFC信号送出指示を示すもの、第３図
は、第１図における信号送出回路の一実施例の詳
細ブロツク図である。
ここで、４０１は、中央処理装置CPUから送
られてくる直列の８ビツトの信号送出指示データ
DATAを並列に変換する直並列変換回路、４０
２は、MFC信号の2out of ６（６個中２個）符
号チエツクを行い、これをバイナリ符号に変換す
るチエツク回路、４０３は、バツクワード信号パ
タンメモリに係るROM、４０４は、フオアワー
ド信号パタンメモリに係るROM、４０５は、セ
レクタ、４０６は、クロツクパルスCPをうけ、
これを計数して所定のタイミングを発生するタイ
ミング回路、４０７は、並直列変換回路である。
られてくる直列の８ビツトの信号送出指示データ
DATAを並列に変換する直並列変換回路、４０
２は、MFC信号の2out of ６（６個中２個）符
号チエツクを行い、これをバイナリ符号に変換す
るチエツク回路、４０３は、バツクワード信号パ
タンメモリに係るROM、４０４は、フオアワー
ド信号パタンメモリに係るROM、４０５は、セ
レクタ、４０６は、クロツクパルスCPをうけ、
これを計数して所定のタイミングを発生するタイ
ミング回路、４０７は、並直列変換回路である。
信号送出指示データDATAは、第２図に示す
ごとく、８ビツトからなり、そのうちの６ビツト
がMFC信号を構成すべき周波数f0〜f5に対応し、
残り２ビツトが信号方向指示、すなわち、バツク
ワードMFC信号送出指示（“01”）、フオアワード
MFC信号送出指示（“10”）いずれかに用いられ
る。
ごとく、８ビツトからなり、そのうちの６ビツト
がMFC信号を構成すべき周波数f0〜f5に対応し、
残り２ビツトが信号方向指示、すなわち、バツク
ワードMFC信号送出指示（“01”）、フオアワード
MFC信号送出指示（“10”）いずれかに用いられ
る。
信号送出指示データDATAが入力されると、
チエツク回路４０２は、これのMFC信号に係る
６ビツトの2out of ６符号チエツクを行い、バイ
ナリ符号に変換し、これをアドレス指定として
ROM４０３，４０４へ送出する。
チエツク回路４０２は、これのMFC信号に係る
６ビツトの2out of ６符号チエツクを行い、バイ
ナリ符号に変換し、これをアドレス指定として
ROM４０３，４０４へ送出する。
タイミング回路４０６は、ROM４０３，４０
４に対してMFC信号のサンプル時刻ごとのパタ
ン読出し指定を行う。
４に対してMFC信号のサンプル時刻ごとのパタ
ン読出し指定を行う。
一方、信号送出指示データDATAの信号方向
指示部分は、直並列変換回路４０１を経てセレク
タ４０５へ入力される。
指示部分は、直並列変換回路４０１を経てセレク
タ４０５へ入力される。
セレクタ４０５は、これをデコードし、その信
号方向指示に従い、バツクワードMFC信号送出
の場合は、制御線ＦによつてROM４０４の出力
を禁止し、フオアワードMFC信号送出の場合
は、制御線ＢによつてROM４０３の出力を禁止
する。
号方向指示に従い、バツクワードMFC信号送出
の場合は、制御線ＦによつてROM４０４の出力
を禁止し、フオアワードMFC信号送出の場合
は、制御線ＢによつてROM４０３の出力を禁止
する。
これによつて、信号方向指示に従つて、ROM
４０３，４０４からバツクワード信号、フオアワ
ード信号のパタンが読出され、並直列変換回路４
０７で直列PCM信号（パルスコード変調信号）
に変換され、マルチプレクサ１０３へ入力され、
入ハイウエイ２０１上へ送出される。
４０３，４０４からバツクワード信号、フオアワ
ード信号のパタンが読出され、並直列変換回路４
０７で直列PCM信号（パルスコード変調信号）
に変換され、マルチプレクサ１０３へ入力され、
入ハイウエイ２０１上へ送出される。
以上の実施例では、バツクワードMFC信号
用、フオアワードMFC信号用として別々のROM
４０３，４０４を用いているが、本発明は、これ
に限定されるものではない。すなわち、この両者
を合併し、両信号用としてただ１つのROMを用
いるようにすることができることは、明らかであ
る。
用、フオアワードMFC信号用として別々のROM
４０３，４０４を用いているが、本発明は、これ
に限定されるものではない。すなわち、この両者
を合併し、両信号用としてただ１つのROMを用
いるようにすることができることは、明らかであ
る。
以上、詳細に説明したように、本発明によれ
ば、他の信号との関係をもたずに、対になつてい
る送受信タイムスロツト単位に試験をし、容易
に、障害の検出をすることができるので、装置の
閉塞、系切替などの処理を迅速、かつ、確実に行
い、システムの保守・運用の容易化、信頼性の向
上、サービス性の向上に顕著な効果が得られる。
ば、他の信号との関係をもたずに、対になつてい
る送受信タイムスロツト単位に試験をし、容易
に、障害の検出をすることができるので、装置の
閉塞、系切替などの処理を迅速、かつ、確実に行
い、システムの保守・運用の容易化、信頼性の向
上、サービス性の向上に顕著な効果が得られる。
第１図は、本発明に係るMFC信号装置の障害
検出方式の一実施例のブロツク図、第２図は、同
信号送出指示データの一実施例のフオーマツト
図、第３図は、第１図における信号送出回路の一
実施例の詳細ブロツク図である。 １００……MFC信号装置、１０１……信号送
出回路、１０２……信号受信回路、１０２−１…
…バツクワード信号受信用信号受信回路、１０２
−２……フオワード信号受信用信号受信回路、１
０３……マルチプレクサ、１０４……デマルチプ
レクサ、２０１，２０３……入ハイウエイ、２０
２，２０４……出ハイウエイ、３００……時分割
スイツチ、３０１……出トランク、４０１……直
並列変換回路、４０２……チエツク回路、４０
３，４０４……ROM、４０５……セレクタ、４
０６……タイミング回路、４０７……並直列変換
回路。
検出方式の一実施例のブロツク図、第２図は、同
信号送出指示データの一実施例のフオーマツト
図、第３図は、第１図における信号送出回路の一
実施例の詳細ブロツク図である。 １００……MFC信号装置、１０１……信号送
出回路、１０２……信号受信回路、１０２−１…
…バツクワード信号受信用信号受信回路、１０２
−２……フオワード信号受信用信号受信回路、１
０３……マルチプレクサ、１０４……デマルチプ
レクサ、２０１，２０３……入ハイウエイ、２０
２，２０４……出ハイウエイ、３００……時分割
スイツチ、３０１……出トランク、４０１……直
並列変換回路、４０２……チエツク回路、４０
３，４０４……ROM、４０５……セレクタ、４
０６……タイミング回路、４０７……並直列変換
回路。
Claims (1)
- 【特許請求の範囲】 １ 時分割交換機のデイジタル式MFC信号装置
の障害検出方式において、MFC信号装置は、そ
の送信側、受信側を、それぞれ、対となる入ハイ
ウエイ、出ハイウエイを通して時分割スイツチへ
収容し、外部装置からバツクワードMFC信号送
出指示、フオアワードMFC信号送出指示を与え
ることによつてMFC信号送出回路をバツクワー
ド用、フオアワード用共通に使用することを可能
とし、試験時には、通常動作時とは逆に、バツク
ワードMFC信号送出指示を与えて受信側にその
バツクワードMFC信号を受信せしめ、また、フ
オアワードMFC信号送出指示を与えて受信側に
そのフオアワードMFC信号を受信せしめるごと
く、同一MFC信号装置の送信側、受信側を時分
割スイツチによつて折返し接続して信号の送受信
を行わしめ、その照合を行うことを特徴とする
MFC信号装置の障害検出方式。 ２ 特許請求の範囲第１項記載のものにおいて、
バツクワードMFC信号送出指示、フオアワード
MFC信号送出指示は、送出すべきMFC信号デー
タに付属せしめて行うごとくしたMFC信号装置
の障害検出方式。 ３ 特許請求の範囲第１項または第２項記載のも
のにおいて、時分割スイツチによる折返し接続
は、MFC信号装置に係る入ハイウエイ、出ハイ
ウエイともに同一タイムスロツトで行うごとくし
たMFC信号装置の障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12952579A JPS5654152A (en) | 1979-10-09 | 1979-10-09 | Failure detection system for mfc signal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12952579A JPS5654152A (en) | 1979-10-09 | 1979-10-09 | Failure detection system for mfc signal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5654152A JPS5654152A (en) | 1981-05-14 |
| JPS6240897B2 true JPS6240897B2 (ja) | 1987-08-31 |
Family
ID=15011653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12952579A Granted JPS5654152A (en) | 1979-10-09 | 1979-10-09 | Failure detection system for mfc signal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5654152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124497U (ja) * | 1990-02-23 | 1991-12-17 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198854A (ja) * | 1985-02-27 | 1986-09-03 | Oki Electric Ind Co Ltd | Ｍｆｃ信号試験機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178107A (ja) * | 1974-12-27 | 1976-07-07 | Fujitsu Ltd | Chaneruhenkansochishikenhoshiki |
-
1979
- 1979-10-09 JP JP12952579A patent/JPS5654152A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124497U (ja) * | 1990-02-23 | 1991-12-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5654152A (en) | 1981-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4413335A (en) | Fault recovery apparatus for a PCM switching network | |
| JPH02502681A (ja) | アラーム報知器をセルラー無線トランシーバによってインターフェイスするためのシステム | |
| US4127845A (en) | Communications system | |
| US5099480A (en) | Method of testing bit errors in isdn circuits | |
| EP0203150B1 (en) | Method and apparatus for looping around a digital transmission line at a channel unit | |
| GB1582456A (en) | Digital telecommunication switching systems | |
| JPS59501086A (ja) | 分布制御システムの通信構成 | |
| EP0675624B1 (en) | Telecommunication customer interface | |
| EP0203151B1 (en) | Loop around data channel unit | |
| US3790769A (en) | System for fault detection and location on data lines | |
| US6590864B1 (en) | Protection switching using standby system for transmission of line status signals | |
| US7035262B1 (en) | Software-based emulation of single SONET path layer | |
| US4037054A (en) | Circuit arrangement for monitoring PCM couplers | |
| US4532624A (en) | Parity checking arrangement for a remote switching unit network | |
| JPS60251751A (ja) | デイジタル加入者線試験方式 | |
| KR0163146B1 (ko) | 디지탈 전전자 교환기의 No.7 신호처리장치 | |
| JP2669356B2 (ja) | Ｐｄｓ伝送システム | |
| KR920007490B1 (ko) | 전자교환기용 범용신호 송수신 회로팩의 신호서비스 방법 | |
| KR100247435B1 (ko) | 국간 선로 테스트 제어의 중앙 집중 운용 시스템을 이용한테스트 검증 장치 | |
| KR100191426B1 (ko) | 이동통신 교환기에서 온-라인 루프백 방법 | |
| KR19990047578A (ko) | 이동통신 교환기의 내부처리통신 경로 테스트 장치 | |
| KR100244782B1 (ko) | 전전자 교환기에서 절단 호 검출 장치 및 방법 | |
| JP2972381B2 (ja) | 保守運用個別線方式 | |
| JP2841559B2 (ja) | 二重化デジタルトランク試験方式 | |
| KR100214015B1 (ko) | 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법 |