JPS6242392B2 - - Google Patents
Info
- Publication number
- JPS6242392B2 JPS6242392B2 JP54064240A JP6424079A JPS6242392B2 JP S6242392 B2 JPS6242392 B2 JP S6242392B2 JP 54064240 A JP54064240 A JP 54064240A JP 6424079 A JP6424079 A JP 6424079A JP S6242392 B2 JPS6242392 B2 JP S6242392B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- capacitor
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置用のコンデンサに関す
る。
る。
従来、半導体装置用コンデンサには、金属ある
いは半導体の上へ絶縁層を付着し、さらに金属等
の電極を被着した構造のものが用いられてきた。
半導体装置に用いるコンデンサとしては、大容量
で小型安価である必要があり、絶縁層としては、
作りやすい二酸化シリコン（SiO2）、アルミナ
Al2O3、窒化シリコンSi3N4等の膜が用いられてき
た。この内、SiO2はシリコン基体を酸化雰囲気
中で熱処理することによつて簡単に薄いピンホー
ル等のない良質のものが作られるが、誘電率が小
さい、放射線等の照射に弱い、不純物汚染に弱い
等の欠点がある。Al2O3は一般に化学蒸着法、ア
ルミニウムの陽極酸化法によつて作り、誘電率は
大きいが、薄いものではリーク電流が大きく、損
失が大きくなる。Si3N4はシリコンの熱窒化反応
でも生成できるが、膜厚が制限されるため耐圧に
問題がある。絶縁膜にはその他、SiO，Ta2O5，
TiO2等も用いられるが、薄い良質の膜は得られ
ていない。
いは半導体の上へ絶縁層を付着し、さらに金属等
の電極を被着した構造のものが用いられてきた。
半導体装置に用いるコンデンサとしては、大容量
で小型安価である必要があり、絶縁層としては、
作りやすい二酸化シリコン（SiO2）、アルミナ
Al2O3、窒化シリコンSi3N4等の膜が用いられてき
た。この内、SiO2はシリコン基体を酸化雰囲気
中で熱処理することによつて簡単に薄いピンホー
ル等のない良質のものが作られるが、誘電率が小
さい、放射線等の照射に弱い、不純物汚染に弱い
等の欠点がある。Al2O3は一般に化学蒸着法、ア
ルミニウムの陽極酸化法によつて作り、誘電率は
大きいが、薄いものではリーク電流が大きく、損
失が大きくなる。Si3N4はシリコンの熱窒化反応
でも生成できるが、膜厚が制限されるため耐圧に
問題がある。絶縁膜にはその他、SiO，Ta2O5，
TiO2等も用いられるが、薄い良質の膜は得られ
ていない。
本発明は、容量の大きな小型の半導体装置用コ
ンデンサを製造する新しい手法を提供するもので
あり、特に安定性、均一性、量産性に優れた特徴
を有するものである。本発明のコンデンサの基本
とするところは、コンデンサの一方の電極となり
得る任意の基板に付着せしめたSiO2膜を窒素原
子を構成原子として含む雰囲気と反応せしめて、
該SiO2膜の少くとも一部をシリコンオキシナイ
トライド層に変換した絶縁膜を用いる点にある。
以下本発明を実施例について説明する。
ンデンサを製造する新しい手法を提供するもので
あり、特に安定性、均一性、量産性に優れた特徴
を有するものである。本発明のコンデンサの基本
とするところは、コンデンサの一方の電極となり
得る任意の基板に付着せしめたSiO2膜を窒素原
子を構成原子として含む雰囲気と反応せしめて、
該SiO2膜の少くとも一部をシリコンオキシナイ
トライド層に変換した絶縁膜を用いる点にある。
以下本発明を実施例について説明する。
本発明の好ましい形態は、シリコン基板を酸化
性雰囲気で熱処理することにより生成したSiO2
膜を誘電体として用いたものである。例えば、シ
リコンウエハーを乾燥酸素中1000℃で１時間熱処
理すると、約700Åの厚みのSiO2膜が得られる。
このSiO2膜は他の方法で基板に付着せしめたも
のより緻密かつ均一で、ピンホール等の欠陥のな
い良質のものである。続いてアンモニア（NH3）
ガスを含む雰囲気で1200℃、１時間熱処理すると
前記SiO2膜の表面層約30ÅはＮ／Ｏが約１
（SiO2のＯがそのまゝのものとＮで置されたもの
とが等量にある）のシリコンオキシナイトライド
層に変換される。なお窒化雰囲気は、NH3の他に
N2H4あるいはプラズマ化したN2、さらに好まし
くはプラズマ化したN2とH2混合ガスなども使用
できる。前記の方法で生成した絶縁膜は不純物汚
染に強くすなわちピンホール等がなく、また単な
るSiO2膜に比べて誘電率が大きいことが見い出
された。しかも膜厚を極めて薄くすることが可能
なので容量の大きなコンデンサを作ることができ
る。次に第１図を参照しながら本発明コンデンサ
の製造工程の一例を説明する。
性雰囲気で熱処理することにより生成したSiO2
膜を誘電体として用いたものである。例えば、シ
リコンウエハーを乾燥酸素中1000℃で１時間熱処
理すると、約700Åの厚みのSiO2膜が得られる。
このSiO2膜は他の方法で基板に付着せしめたも
のより緻密かつ均一で、ピンホール等の欠陥のな
い良質のものである。続いてアンモニア（NH3）
ガスを含む雰囲気で1200℃、１時間熱処理すると
前記SiO2膜の表面層約30ÅはＮ／Ｏが約１
（SiO2のＯがそのまゝのものとＮで置されたもの
とが等量にある）のシリコンオキシナイトライド
層に変換される。なお窒化雰囲気は、NH3の他に
N2H4あるいはプラズマ化したN2、さらに好まし
くはプラズマ化したN2とH2混合ガスなども使用
できる。前記の方法で生成した絶縁膜は不純物汚
染に強くすなわちピンホール等がなく、また単な
るSiO2膜に比べて誘電率が大きいことが見い出
された。しかも膜厚を極めて薄くすることが可能
なので容量の大きなコンデンサを作ることができ
る。次に第１図を参照しながら本発明コンデンサ
の製造工程の一例を説明する。
先ず同図１に示すように0.1Ωcmの比抵抗のｎ
型シリコン半導体基板１を用い、1000℃の乾燥酸
素中で５分間加熱して該基板表面に同図２に示す
ように約100Åの熱酸化SiO2膜２を作り、次いで
100％NH3ガス中で、1200℃、１時間加熱して同
図３に示すようにSiO2膜２の表面約30Åの厚み
の部分をシリコン窒化物を含む層（シリコンオキ
シナイトライド層）にする。シリコンオキシナイ
トライド（SiOxNy）については、本出願人の出
願に係る特願昭53−72654で詳述した。かゝる絶
縁膜２，３上に同図４に示すように１μｍの厚さ
のアルミニウムを被着し（これは基板１の裏面に
も被着させてもよい）、パターニングして電極４
を作る。こゝでは小型化を目的としているので電
極４の面積は１mm2と小さい。次に400℃のN2雰囲
気で熱処理を10分行い、コンデンサとするが、個
別素子とする場合は電極４の周縁に沿つて基板を
切断する。本素子は、小型ながら3500pFの容量
をもちtanδは10-3と優れていることがわつた。
またその歩留りは、ウエハー面内で90％以上であ
り非常に安価にできる特徴がある。この素子は、
混成集積回路素子として、特にマイクロ波用IC
素子として有用である。
型シリコン半導体基板１を用い、1000℃の乾燥酸
素中で５分間加熱して該基板表面に同図２に示す
ように約100Åの熱酸化SiO2膜２を作り、次いで
100％NH3ガス中で、1200℃、１時間加熱して同
図３に示すようにSiO2膜２の表面約30Åの厚み
の部分をシリコン窒化物を含む層（シリコンオキ
シナイトライド層）にする。シリコンオキシナイ
トライド（SiOxNy）については、本出願人の出
願に係る特願昭53−72654で詳述した。かゝる絶
縁膜２，３上に同図４に示すように１μｍの厚さ
のアルミニウムを被着し（これは基板１の裏面に
も被着させてもよい）、パターニングして電極４
を作る。こゝでは小型化を目的としているので電
極４の面積は１mm2と小さい。次に400℃のN2雰囲
気で熱処理を10分行い、コンデンサとするが、個
別素子とする場合は電極４の周縁に沿つて基板を
切断する。本素子は、小型ながら3500pFの容量
をもちtanδは10-3と優れていることがわつた。
またその歩留りは、ウエハー面内で90％以上であ
り非常に安価にできる特徴がある。この素子は、
混成集積回路素子として、特にマイクロ波用IC
素子として有用である。
その他の実施例としては、第２図の１トランジ
スタ型MOSダイナミツクメモリー素子が挙げら
れる。第２図の１において１０は、ｐ型シリコン
基板で、比抵抗５Ωcmである。１１は選択的に形
成した厚み8000ÅのフイールドSiO2膜であり、
この膜１１のない領域に200Åの厚みのSiO2膜１
２を熱酸化法により形成する。同図２において
かゝる基板を1100℃、１時間、NH3ガス中で処理
することにより、約30Åのシリコンオキシナイト
ライド層１３を形成する。同図３において、多結
晶シリコンを3000Å付着して、ホトエツチング法
により電荷蓄積用の電極１４を形成する。同図４
において、基板１０上の絶縁層１２及び１３を、
電極１４をマスクとしてエツチングしてから、
1100℃乾燥酸素中で30分処理して、約700Åの
SiO2膜１５を付着する。同図５において、電極
１４と同様に多結晶シリコンを3000Å付着してか
ら、パターニングし転送トランジスタ用ゲート１
６を形成する。さらに、イオン注入法でp+を２
×1015cm-2、150KeVで注入し、n+層１７を形成
する。さらに必要に応じて、全表面に絶縁膜を付
着して、多層配線を行うこともできる。このメモ
リーセルは、本発明に係る高性能コンデンサ素子
をもつ所に特徴がある。すなわち、従来のSiO2
膜に比べて、シリコンナイトライド層をもつ
SiO2膜使用によつて容量は約30％増加するた
め、同じ印加電圧でも、30％多くの電荷を蓄積す
ることができ、メモリーの読み出し誤差を少くす
ることができる。第２図では、200Åの絶縁膜を
用いているが、本発明では、100Å以下の膜厚の
ものも均一に作ることができるから、さらに数倍
の電荷を蓄積することが可能であり、これはメモ
リーセル面積を従来のものに比べて数分の１にで
きることを意味する。
スタ型MOSダイナミツクメモリー素子が挙げら
れる。第２図の１において１０は、ｐ型シリコン
基板で、比抵抗５Ωcmである。１１は選択的に形
成した厚み8000ÅのフイールドSiO2膜であり、
この膜１１のない領域に200Åの厚みのSiO2膜１
２を熱酸化法により形成する。同図２において
かゝる基板を1100℃、１時間、NH3ガス中で処理
することにより、約30Åのシリコンオキシナイト
ライド層１３を形成する。同図３において、多結
晶シリコンを3000Å付着して、ホトエツチング法
により電荷蓄積用の電極１４を形成する。同図４
において、基板１０上の絶縁層１２及び１３を、
電極１４をマスクとしてエツチングしてから、
1100℃乾燥酸素中で30分処理して、約700Åの
SiO2膜１５を付着する。同図５において、電極
１４と同様に多結晶シリコンを3000Å付着してか
ら、パターニングし転送トランジスタ用ゲート１
６を形成する。さらに、イオン注入法でp+を２
×1015cm-2、150KeVで注入し、n+層１７を形成
する。さらに必要に応じて、全表面に絶縁膜を付
着して、多層配線を行うこともできる。このメモ
リーセルは、本発明に係る高性能コンデンサ素子
をもつ所に特徴がある。すなわち、従来のSiO2
膜に比べて、シリコンナイトライド層をもつ
SiO2膜使用によつて容量は約30％増加するた
め、同じ印加電圧でも、30％多くの電荷を蓄積す
ることができ、メモリーの読み出し誤差を少くす
ることができる。第２図では、200Åの絶縁膜を
用いているが、本発明では、100Å以下の膜厚の
ものも均一に作ることができるから、さらに数倍
の電荷を蓄積することが可能であり、これはメモ
リーセル面積を従来のものに比べて数分の１にで
きることを意味する。
第１図に示した構造のコンデンサに1MHzの高
周波電圧を印加して容量を測定した結果を第３図
に示す。SiO2膜厚は100Åとした。従来の構造に
相等する、窒素を含む雰囲気中での熱処理時間零
のものでは比誘電率は3.85であつたが、1200℃の
100％NH3中の熱処理によつて比誘電率は徐々に
増加し、５時間後では5.30となり、38％の増加を
示した。リーク電流は特に増えないのでtanδが
38％増加した事になり、実用上大きな利点があ
る。本方法によれば100Å以下の膜厚にて、実用
的な容量素子を作ることが可能であり、又、量産
性が容易安価の特徴が得られる。
周波電圧を印加して容量を測定した結果を第３図
に示す。SiO2膜厚は100Åとした。従来の構造に
相等する、窒素を含む雰囲気中での熱処理時間零
のものでは比誘電率は3.85であつたが、1200℃の
100％NH3中の熱処理によつて比誘電率は徐々に
増加し、５時間後では5.30となり、38％の増加を
示した。リーク電流は特に増えないのでtanδが
38％増加した事になり、実用上大きな利点があ
る。本方法によれば100Å以下の膜厚にて、実用
的な容量素子を作ることが可能であり、又、量産
性が容易安価の特徴が得られる。
以上詳細に説明したように本発明は、SiO2膜
の表面をシリコンオキシナイトライド化してなる
絶縁膜を持つコンデンサに係り、容量が大きく、
安定性が高く、微小化容易従つてメモリなどに適
当、量産容易である等の利点を有する。
の表面をシリコンオキシナイトライド化してなる
絶縁膜を持つコンデンサに係り、容量が大きく、
安定性が高く、微小化容易従つてメモリなどに適
当、量産容易である等の利点を有する。
第１図は本発明に係るコンデンサの製造工程を
説明する断面図、第２図は１トランジスタセルに
適用した本発明の実施例を示す工程図、第３図は
熱処理時間と誘電率の関係を示す特性図である。 図面で、１は半導体層、２は二酸化シリコン
膜、３はシリコン窒化物を含む層、４は金属電極
である。
説明する断面図、第２図は１トランジスタセルに
適用した本発明の実施例を示す工程図、第３図は
熱処理時間と誘電率の関係を示す特性図である。 図面で、１は半導体層、２は二酸化シリコン
膜、３はシリコン窒化物を含む層、４は金属電極
である。
Claims (1)
- 【特許請求の範囲】 １ 半導体層または該半導体層に被着した金属層
上の二酸化シリコン膜を窒素を構成原子として含
む雰囲気で熱処理して該二酸化シリコン膜の表面
部をシリコン窒化物を含む層とし、かゝる絶縁膜
に半導体また金属の電極を被着して前記半導体層
または金属層と共にコンデンサとしてなることを
特徴とする、半導体装置用コンデンサ。 ２ 半導体層がシリコン半導体基板であり、二酸
化シリコン膜が該基板表面を熱酸化して得られた
酸化膜であることを特徴とする特許請求の範囲第
１項記載の半導体装置用コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6424079A JPS55156355A (en) | 1979-05-24 | 1979-05-24 | Capacitor usable for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6424079A JPS55156355A (en) | 1979-05-24 | 1979-05-24 | Capacitor usable for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55156355A JPS55156355A (en) | 1980-12-05 |
| JPS6242392B2 true JPS6242392B2 (ja) | 1987-09-08 |
Family
ID=13252411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6424079A Granted JPS55156355A (en) | 1979-05-24 | 1979-05-24 | Capacitor usable for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55156355A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771806A (en) * | 1980-10-17 | 1982-05-04 | Nec Corp | Forming method of nitrided film |
| JPS59181574A (ja) * | 1983-03-31 | 1984-10-16 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6151832A (ja) * | 1984-08-22 | 1986-03-14 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
-
1979
- 1979-05-24 JP JP6424079A patent/JPS55156355A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55156355A (en) | 1980-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0137196B1 (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| JP3202893B2 (ja) | 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法 | |
| US5891798A (en) | Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit | |
| US5780115A (en) | Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments | |
| US7227209B2 (en) | Method of improved high K dielectric—polysilicon interface for CMOS devices | |
| US5478765A (en) | Method of making an ultra thin dielectric for electronic devices | |
| US4432035A (en) | Method of making high dielectric constant insulators and capacitors using same | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| KR920005320B1 (ko) | 캐패시터 및 그 제조방법 | |
| JPH09116104A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001077111A (ja) | アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法 | |
| JPH08274256A (ja) | 半導体装置及びその製造方法 | |
| JP2002353218A (ja) | 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法 | |
| JPS6349907B2 (ja) | ||
| JPS6369238A (ja) | 高い降伏電圧を呈する酸窒化シリコン薄膜の形成方法 | |
| US4746377A (en) | Semiconductor device with thermally oxidized insulating and arsenic diffusion layers | |
| US20030036239A1 (en) | Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPS6242392B2 (ja) | ||
| JPH05190796A (ja) | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 | |
| TW200304184A (en) | Semiconductor device and production method therefor | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| KR100308885B1 (ko) | 캐패시터절연막형성방법 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS6028259A (ja) | 半導体装置用キヤパシタの製造方法 |